#### (19)日本国特許庁 (JP)

# (12) 公表特許公報(A)

(11)特許出願公表番号 特表2002-505451

(43)公表日 平成14年2月19日(2002.2.19)

(P2002-505451A)

(51) Int.Cl. <sup>7</sup>	識別記号	FΙ	テーマコート* (参考)
G 0 9 C 1/00	650	G 0 9 C 1/00	650Z 5B061
	6 1 0		610B 5J104
G06F 13/36	3 1 0	G 0 6 F 13/36	3 1 0 A

#### 審查請求 未請求 予備審查請求 有 (全 73 頁)

(21)出願番号	特順2000-533976(P2000-533976)
(86) (22)出顧日	平成11年2月26日(1999.2.26)
(85)翻訳文提出日	平成12年8月25日(2000.8.25)
(86)国際出願番号	PCT/CA99/00176
(87)国際公開番号	WO99/44329
(87)国際公開日	平成11年9月2日(1999.9.2)
(31)優先権主張番号	09/032, 029
(32)優先日	平成10年2月27日(1998.2.27)
(33)優先権主張国	米国 (US)
(81)指定国	DE, GB, JP, KR

(71)出願人 モサイド・テクノロジーズ・インコーポレイテッド カナダ、ケイ・2・ケイ 2・エックス・ 1 オンタリオ州、カナタ、ハインズ・ロード、11

(72)発明者 ジョーンズ,デイピッド・イー カナダ、ケイ・2・ピィ 8・エス・5 オンタリオ州、オタワ、グレノン・アベニュ、424-1025


(74)代理人 弁理士 深見 久郎 (外5名)

最終頁に続く

# (54) 【発明の名称】 共用メモリ配線を有する暗号化プロセッサ

#### (57)【要約】

暗号化チップは、さまざまな秘密観および公開鍵の暗号 化アルゴリズムを処理するようプログラム可能である。 該チップは、演算処理装置のパイプラインを含み、該演 算処理装置の各々は、秘密鍵アルゴリズム内の1ラウン ドを処理することが可能である。データは、該演算処理 装置間で、デュアルボートメモリを介して転送される。 中央処理装置は、単一サイクルのオペレーションで、グローパルメモリからの非常に幅の広いデータ語を処理することができる。加算器回路は、比較的小さい複数の加算器回路を使用することによって簡素化され、合計およびキャリが複数サイクルでループパックされる。乗算器 可路は、非常に幅の広い中央処理乗算器となるよう連結することができるように、より小さい演算処理装置乗算器を適用することによって、複数の演算処理装置と中央処理装置との間で共用することができる。



### 【特許請求の範囲】

【請求項1】 単一のチップ上に演算処理装置のアレイを含む、電子暗号化 デバイスであって、各演算処理装置は、

暗号化アルゴリズムのラウンドを記憶するための命令メモリを含み、該ラウンドは命令のシーケンスを含み、各演算処理装置はさらに、

命令メモリからのラウンドを実現するためのプロセッサと、

暗号化データオペランドおよび該ラウンドの実行によって得られた暗号化されたデータを記憶するためのデータ記憶装置とを含み、

該アレイの演算処理装置は各々、ラウンドのうち1つを実現してその結果を連続する演算処理装置に転送し、それにより、該演算処理装置のアレイは演算処理 装置パイプラインにおいて暗号化アルゴリズムの連続的なラウンドを実現する、 電子暗号化デバイス。

【請求項2】 該データ記憶装置は、その1部分が、該線形アレイの隣接する演算処理装置間でデータを転送するために該線形アレイの隣接する演算処理装置間で共用される、請求項1に記載の電子暗号化デバイス。

【請求項3】 各演算処理装置は制御ユニットおよびALUを含み、該制御ユニット、命令メモリおよびデータ記憶装置はローカル演算処理装置データバスに接続され、該ローカルデータバスはスイッチによって2つの独立した区分に区分けされ、該制御ユニットおよび命令メモリは該区分のうちの一方に接続され、該ALUおよびデータ記憶装置は該区分のうち他方に接続される、請求項2に記載の電子暗号化デバイス。

【請求項4】 各演算処理装置は制御ユニットおよびALUを含み、該制御ユニット、命令メモリ、ローカルデータメモリおよび共用データ記憶装置はローカル演算処理装置バスに接続され、該ローカルバスはスイッチによって、該命令メモリおよび該制御ユニットを接続するローカル命令バス区分と、該ALU、ローカルデータメモリおよび共用データ記憶装置を接続するローカルデータバス区分とに区分けされ、該スイッチは、該2つのローカルバス区分上で独立した同時動作を可能にするか、または、該2つのバス区分間の通信を可能にする、請求項2に記載の電子暗号化デバイス。

【請求項5】 各演算処理装置は、該演算処理装置内で乗算演算を行なうための乗算器をさらに含む、請求項4に記載の電子暗号化デバイス。

【請求項6】 該暗号化アルゴリズムの実現中に、該パイプライン内の各演算処理装置は、結果として得られたデータを、後続の演算処理装置が直接アクセスすることができるように該後続の演算処理装置と共用されるデータ記憶装置内に書込む、請求項2に記載の電子暗号化デバイス。

【請求項7】 該演算処理装置の共用データ記憶装置は、該線形アレイの隣接する演算処理装置間でデータを転送するために、該線形アレイの隣接する演算処理装置間で共用されるデュアルポートメモリで構成される、請求項2に記載の電子暗号化デバイス。

【請求項8】 各プロセッサは制御ユニットおよびALUを含み、該制御ユニット、ALU、命令メモリ、ローカルデータメモリおよび共用データ記憶装置はローカル演算処理装置データバスに接続され、該ローカルデータバスはスイッチによって2つの独立した区分に区分けされ、該制御ユニットおよび命令メモリは該区分のうち一方に接続されかつ、該ALU、ローカルデータメモリおよび共用データ記憶装置は該区分のうち他方に接続される、請求項7に記載の電子暗号化デバイス。

【請求項9】 各演算処理装置は、該演算処理装置内で乗算演算を行なうための乗算器をさらに含む、請求項1に記載の電子暗号化デバイス。

【請求項10】 複数の演算処理装置の該乗算器は、より幅の広い乗算器の 区分として連結されるよう適合される、請求項9に記載の電子暗号化デバイス。

【請求項11】 各乗算器は部分積加算器を含み、該加算器は、独立した乗算器として動作しているときには第1の入力の組を選択し、かつ、連結されているときには、隣接する演算処理装置からの入力を含む第2の入力の組を選択するための入力選択回路を有する、請求項10に記載の電子暗号化デバイス。

【請求項12】 各プロセッサは制御ユニットおよびALUを含み、該制御ユニット、ALU、命令メモリ、ローカルデータメモリおよび共用データ記憶装置はローカル演算処理装置データバスに接続され、該ローカルデータバスはスイッチによって2つの独立した区分に区分けされ、該制御ユニットおよび命令メモ

リは該区分のうち一方に接続され、かつ該ALU、ローカルデータメモリおよび 共用データ記憶装置は該区分のうち他方に接続される、請求項1に記載の電子暗 号化デバイス。

【請求項13】 グローバルランダムアクセスメモリおよびグローバルバスをさらに含み、データは該グローバルランダムアクセスメモリと該演算処理装置データ記憶装置との間で該グローバルバスを通じて転送される、請求項1に記載の電子暗号化デバイス。

【請求項14】 該グローバルバスに結合された、該演算処理装置によって 処理されるデータ語よりも幅の広いデータ語を処理するための中央処理装置をさ らに含む、請求項13に記載の電子暗号化デバイス。

【請求項15】 各演算処理装置は、該演算処理装置内で乗算演算を行なうための乗算器をさらに含む、請求項14に記載の電子暗号化デバイス。

【請求項16】 複数の演算処理装置の該乗算器は、より幅の広い乗算器の区分として連結されるよう適合される、請求項15に記載の電子暗号化デバイス

【請求項17】 各乗算器は部分積加算器を含み、該加算器は、独立した乗算器として動作しているときには第1の入力の組を選択し、また、連結されているときには隣接する演算処理装置からの入力を含む第2の入力の組を選択するための、入力選択回路を有する、請求項16に記載の電子暗号化デバイス。

【請求項18】 該中央処理装置は加算器を含み、該加算器は、

複数加算器区分を含み、該複数加算器区分の各々はキャリ出力および合計出力を有し、該複数加算器区分の各々は2つのオペランドのうち各オペランドの1区分を処理し、該加算器はさらに、

加算器サイクル内でキャリが得られる限り、連続的なクロックサイクル中、該 キャリ出力を連続する加算器区分へのキャリ入力として選択するためのキャリ選 択器と、

加算器サイクル内でキャリが得られる限り、連続的なクロックサイクル中、各合計出力を同じ加算器区分へのオペランド入力として選択するためのオペランド 選択器とを含む、請求項13に記載の電子暗号化デバイス。 【請求項19】 各演算処理装置の各プロセッサは、MmodNを計算する モジュロ調整演算を行なう、請求項1に記載の電子暗号化デバイス。

【請求項20】 各演算処理装置の各プロセッサは、A±BmodNを計算するモジュロ加算または減算演算を行なう、請求項1に記載の電子暗号化デバイス。

【請求項21】 各演算処理装置の各プロセッサは、A×BmodNを計算するモジュロ乗算演算を行なう、請求項1に記載の電子暗号化デバイス。

【請求項22】 該暗号化デバイスは加算器をさらに含み、該加算器は、

複数加算器区分を含み、該複数加算器区分の各々は、キャリ出力および合計出力を含み、該複数加算器区分の各々は2つのオペランドのうち各オペランドの1区分を処理し、該加算器はさらに、

加算器サイクル内でキャリが得られる限り、連続的なクロックサイクル中、キャリ出力を連続する加算器区分へのキャリ入力として選択するキャリ選択器と、

加算器サイクル内でキャリが得られる限り、連続的なクロックサイクル中、各合計出力を同じ加算器区分へのオペランド入力として選択するオペランド選択器とを含む、請求項1に記載の電子暗号化デバイス。

【請求項23】 単一チップ上に演算処理装置の線形アレイを含む、電子暗号化デバイスであって、各演算処理装置は、

暗号化アルゴリズムの少なくとも1つのラウンドを実現するのに必要とされる コードを記憶するための命令メモリと、

該命令メモリからの該ラウンドを処理するためのプロセッサと、

ローカルデータメモリと、

2つの隣接する演算処理装置間の共用データ記憶装置とを含み、

該線形アレイの演算処理装置は各々、該ラウンドのうち1つを実現しかつ、その結果を連続する演算処理装置に転送し、それにより、該演算処理装置の線形アレイは演算処理装置パイプラインにおいて該暗号化アルゴリズムの連続的なラウンドを処理する、電子暗号化デバイス。

【請求項24】 該暗号化アルゴリズムの実現中、該パイプライン内の各演算処理装置は、結果として得られるデータを、後続の演算処理装置によって直接

アクセスすることができるように該後続の演算処理装置と共用されるデータメモ リ内に書込む、請求項23に記載の電子暗号化デバイス。

【請求項25】 演算処理装置の線形アレイを含む暗号化データ処理システムであって、各演算処理装置は、

命令メモリと、

該命令メモリからの命令を処理するためのプロセッサと、

データメモリとを含み、

該線形アレイの該演算処理装置のデータメモリは、該線形アレイの隣接する演算処理装置間でデータを転送するための、隣接する演算処理装置間で共用されるデュアルポートメモリを含む、暗号化データ処理システム。

【請求項26】 各プロセッサは制御ユニットおよびALUを含み、該制御ユニット、ALU、命令メモリ、および該演算処理装置のデータメモリは、ローカル演算処理装置データバスに接続され、該ローカルデータバスはスイッチによって2つの独立した区分に区分けされ、該制御ユニットおよび命令メモリは該区分のうち一方に接続されかつ、該ALUならびにローカルおよび共用データメモリは該区分のうち他方に接続される、請求項25に記載の電子暗号化システム。

【請求項27】 各演算処理装置は、該演算処理装置内で乗算演算を行なうための乗算器をさらに含む、請求項25に記載の電子暗号化システム。

【請求項28】 複数の演算処理装置の該乗算器は、幅のより広い乗算器の 区分として連結されるように適合される、請求項27に記載の電子暗号化システム。

【請求項29】 各乗算器は部分積加算器を含み、該加算器は、独立した乗算器として動作しているときには第1の入力の組を選択し、また、連結されているときには隣接する演算処理装置からの入力を含む第2の入力の組を選択するための、入力選択回路を有する、請求項28に記載の電子暗号化システム。

【請求項30】 グローバルランダムアクセスメモリおよびグローバルバスをさらに含み、データは該グローバルランダムアクセスメモリと該演算処理装置データメモリとの間で該グローバルバスを通じて転送される、請求項25に記載の電子暗号化システム。

【請求項31】 該グローバルバスに結合されて、該演算処理装置によって 処理されるデータ語よりも幅の広いデータ語を処理するための、中央処理装置を さらに含む、請求項30に記載の電子暗号化システム。

【請求項32】 該演算処理装置内で乗算演算を行なうための乗算器をさらに含む、請求項31に記載の電子暗号化システム。

【請求項33】 複数の演算処理装置の該乗算器は、より幅の広い乗算器の 区分として連結されるように適合される、請求項32に記載の電子暗号化システム。

【請求項34】 各乗算器は部分積加算器を含み、該加算器は、独立した乗算器として動作しているときには第1の入力の組を、また、連結されているときには隣接した演算処理装置からの入力を含む第2の入力の組を選択するための、入力選択回路を有する、請求項33に記載の電子暗号化システム。

【請求項35】 該中央処理装置は加算器を含み、該加算器は、

複数加算器区分を含み、該複数加算器区分の各々はキャリ出力および合計出力を有し、該複数加算器区分の各々は2つのオペランドのうち各オペランドの1区分を処理し、該加算器はさらに、

加算器サイクル内でキャリが得られる限り、連続するクロックサイクル中、該 キャリ出力を連続する加算器区分へのキャリ入力として選択するキャリ選択器と

加算器サイクル内でキャリが得られる限り、連続するクロックサイクル中、各合計出力を同じ加算器区分へのオペランド入力として選択するオペランド選択器とを含む、請求項31に記載の電子暗号化システム。

【請求項36】 各演算処理装置の各プロセッサは、MmodNを計算する モジュロ調整演算を行なう、請求項25に記載の電子暗号化システム。

【請求項37】 各演算処理装置の各プロセッサは、A±BmodNを計算するモジュロ加算または減算演算を行なう、請求項25に記載の電子暗号化システム。

【請求項38】 各演算処理装置の各プロセッサは、A×BmodNを計算するモジュロ乗算演算を行なう、請求項25に記載の電子暗号化システム。

【請求項39】 該暗号化デバイスは加算器をさらに含み、該加算器は、

複数の加算器区分を含み、該複数の加算器区分の各々はキャリ出力および合計 出力を有し、該複数の加算器区分は2つのオペランドのうち各オペランドの1区 分を処理し、該加算器はさらに、

加算器サイクル内でキャリが得られる限り、連続するクロックサイクル中、該 キャリ出力を連続する加算器区分へのキャリ入力として選択する、キャリ選択器 と、

加算器サイクル内でキャリが得られる限り、連続するクロックサイクル中、各合計出力を同じ加算器区分へのオペランド入力として選択する、オペランド選択 器とを含む、請求項25に記載の電子暗号化システム。

【請求項40】 該暗号化アルゴリズムの実現中、該パイプライン内の各演算処理装置は、結果として得られたデータを、後続の演算処理装置が直接アクセスすることができるように該後続の演算処理装置と共用するデータメモリに書込む、請求項25に記載の電子暗号化デバイス。

【請求項41】 乗算器回路であって、該回路は、

複数の乗算器区分を含み、その各々が第1の長さのオペランド語を受取り、さらに、

該乗算器区分が別個の乗算器として動作しているときには第1の入力の組を選択し、また、第2の語長のオペランドに対する演算を行なう幅のより広い乗算器として該乗算器区分を連結するためには第2の入力の組を選択する、入力選択器を含む、乗算器回路。

【請求項42】 各乗算器区分は部分積加算器を含む、請求項41に記載の 乗算器。

【請求項43】 加算器であって、該加算器は、

複数の加算器区分を含み、その各々がキャリ出力および合計出力を有し、該加 算器区分の各々は2つのオペランドのうち各オペランドの1区分を処理し、さら に、

加算器サイクル中にキャリが得られる限り、連続するクロックサイクル中、該 キャリ出力を連続する加算器区分へのキャリ入力として選択する、キャリ選択器 と、

加算器サイクル中にキャリが得られる限り、連続するクロックサイクル中、各 キャリ出力を同じ加算器区分へのオペランド入力として選択する、オペランド選 択器とを含む、加算器。

【請求項44】 電子暗号化デバイスであって、該デバイスは単一チップ上に、

演算処理装置の線形アレイを含み、その各々は、命令ストアと、データ記憶装置と、該命令ストアからの命令のシーケンスを処理して第1の長さのデータ語に対する演算を行なうプロセッサとを有し、該演算処理装置の該データ記憶装置は、該アレイの隣接する演算処理装置の間でデータを転送するために隣接する演算処理装置間で共用されるデュアルポートメモリを有し、該線形アレイの該演算処理装置は、自身の命令ストア内に、暗号化アルゴリズムのそれぞれのラウンドを記憶しかつ、該ラウンドの結果を連続する演算処理装置に転送し、よって、該演算処理装置の線形アレイは、演算処理装置パイプラインにおいて該暗号化アルゴリズムの連続するラウンドを処理し、さらに、

グローバルランダムアクセスメモリと、

該グローバルランダムアクセスメモリと該演算処理装置データメモリとの間で それを介してデータが転送される、グローバルバスと、

少なくとも該第1の長さよりも長い第2の長さのデータ語に対する演算を行なう、公開鍵暗号化プロセッサとを含み、該公開鍵暗号化プロセッサは、該第2の長さの語長でグローバルランダムアクセスメモリにアクセスする、電子暗号化デバイス。

【請求項45】 単一チップ上に演算処理装置のアレイを含む、電子暗号化 デバイスであって、各演算処理装置は、

暗号化アルゴリズムのラウンドを記憶するための命令メモリ手段と、

該命令メモリからの該ラウンドを実現するためのプロセッサ手段と、

暗号化データオペランドおよび該ラウンドを実現することによって得られる暗 号化されたデータを記憶するためのデータ記憶手段とを含む、電子暗号化デバイス。 【請求項46】 該データ記憶手段は、その一部が、該線形アレイの隣接する演算処理装置の間でデータを転送するために該線形アレイの隣接する演算処理 装置の間で共用される、請求項45に記載の電子暗号化デバイス。

【請求項47】 グローバルランダムアクセス手段およびグローバルバス手段をさらに含み、該グローバルランダムアクセス手段と該演算処理装置データ記憶手段との間のデータの転送は該グローバルバス手段を介して行なわれる、請求項46に記載の電子暗号化デバイス。

【請求項48】 該グローバルバス手段に結合されて、該演算処理装置によって処理されるデータ語よりも幅の広いデータ語を処理するための、中央処理手段をさらに含む、請求項47に記載の電子暗号化デバイス。

【請求項49】 暗号化方法であって、該方法は、

単一チップ上の電子回路において、暗号化されるべきデータを受取るステップと、

該データを該チップ上のデータ演算処理装置のパイプラインに与えるステップとを含み、各演算処理装置は、暗号化のラウンドを処理し、その結果を連続する演算処理装置に転送し、それにより、該演算処理装置が演算処理装置のパイプラインにおいて該暗号化アルゴリズムの連続するラウンドを実現する、方法。

【請求項50】 結果は共用メモリを介して連続する演算処理装置に転送される、請求項49に記載の方法。

【請求項51】 該チップ上の、グローバルバスを介して該演算処理装置に 結合された中央処理装置で、暗号化アルゴリズムを処理するステップをさらに含 み、該中央処理装置は、該演算処理装置によって処理されるデータ語よりも幅の 広いデータ語を処理する、請求項50に記載の方法。

【請求項52】 該チップ上の、グローバルバスを介して該演算処理装置に 結合された中央処理装置において、暗号化アルゴリズムを処理するステップをさ らに含み、該中央処理装置は、該演算処理装置によって処理されるデータ語より も幅の広いデータ語を処理する、請求項49に記載の方法。

# 【発明の詳細な説明】

# [0001]

#### 【発明の分野】

本発明は高性能ネットワーク暗号化デバイスに関し、より特定的には、ハードウェアおよびソフトウェアの双方を組み込む暗号化デバイスに関する。

# [0002]

#### 【発明の背景】

インターネットの出現以前は、企業のデータネットワークは典型的に、公共の電話会社からリースした専用遠隔通信ラインで構成されていた。このようなデータネットワークのハードウェア実装は、媒体上で絶対的な独占権を有する規制された公益企業であるその電話会社の独占的所有物であったために、セキュリティは大した問題ではなかった。その単一のプロバイダは、契約により安全が義務づけられ、また、中継ネットワークへの外部からのアクセスが不可能であったために、外部からのハッキングやタンパリングに対してかなり耐性があった。

# [0003]

今日、ますます多くの企業がインターネットに価値を見出している。インターネットは現時点において、単一のコンピュータネットワークとしては世界中で最も広く展開しているネットワークであり、したがって、国際的な企業ネットワークに容易に利用することが可能である。インターネットはまた、消費者レベルの製品であるので、インターネットアクセスは通常、専用電話会社のネットワークによって提供される同じサービスよりもはるかに低コストで提供され得る。また、インターネットのエンドユーザに対する可用性によって、個人が家庭や他の遠隔地から企業のネットワークに容易にアクセスすることが可能となっている。

# [0004]

しかしながら、インターネットは複数の株式会社によって運営されており、オープンプロトコルを用い、自由に調査可能なインバンドルーティングおよび制御の下に置かれている。このような環境は、ハッカーを育てるには絶好の土壌である。企業の諜報活動は今日では利益の多いビジネスであって、インターネット上でビジネスを行なう企業にとって、予防を怠ることは重大な損失を被ることにつ

ながる。

### [0005]

今日、インターネット上では、プライバシーおよび強力な認証のためのいくつかの基準が存在する。プライバシーは暗号化/復号化、すなわち解読、によって達成される。典型的に、暗号化/解読はメッセージ内容のプライバシーを維持しながらも当事者間でオープンチャネルを介してデータを転送することを可能にするよう設計されたアルゴリズムに基づいて行なわれる。これは、送信者が暗号化鍵を使用してデータを暗号化し、受信者が解読鍵を使用してそれを解読することによって達成される(ときに、暗号化鍵と解読鍵とは同一のものである)。

#### [0006]

# 暗号化アルゴリズムの種類

暗号化アルゴリズムは、公開鍵アルゴリズムと秘密鍵アルゴリズムとに分類することができる。秘密鍵アルゴリズムにおいては両方の鍵が秘密であり、これに対し、公開鍵アルゴリズムでは鍵のうち一方が公開されている。ブロック型暗号は、今日使用されている秘密鍵暗号システムの代表である。通常、ブロック型暗号については、暗号化鍵と解読鍵とは同じものである。ブロック型暗号は、データのブロック、典型的には32~128ビットを入力として受取り、同じ数のビットを出力として生成する。暗号化および解読は、長さが56ビットから128ビットの間である鍵を使用して行なわれる。この暗号化アルゴリズムは、鍵を知らなければメッセージの解読が非常に困難なものとなるように設計されている。

# [0007]

インターネットのセキュリティプロトコルにより、ブロック型暗号に加えて、公開鍵アルゴリズムが多用されている。PogueおよびRivestに発行された米国特許番号第5,144,667号に記載の、Rivest、Shamir、Adelman(RSA)暗号システム等の公開鍵暗号システムは、2つの鍵を使用し、そのうち一方のみが公開されている。ある人物が鍵を公開すると、他の誰もがその鍵を使用して秘密のメッセージをその人物に対して送信することができるが、そのメッセージは秘密鍵を使用しなければ解読することができない。このような公開鍵暗号化の利点は、会話を行なう前にすべての相手に対して秘密鍵を配布する必要がないこと

である。これに対して、もし秘密鍵の暗号化のみが使用されるようであれば、メッセージを受信する予定の各相手先に対して1つずつ、合せて多数の秘密鍵を生成せねばならず、またそれらすべての秘密鍵を1つずつ個別に配布せねばならなくなる。秘密裡に秘密鍵を送信しようと試みる場合、秘密鍵暗号化のみを使用してメッセージそのものを送信する場合と同じ問題が生じることになる。このような問題を、鍵の配布問題(key distribution problem)と呼ぶ。

# [0008]

鍵の交換は、公開鍵技術の別の応用例である。鍵交換プロトコルにおいて、当事者間の会話が第三者によって傍受された場合にも、当事者間は秘密鍵で対処することが可能である。米国特許番号第4,200,770号に記載されているDiffie-Hellman指数関数鍵交換は、そのようなプロトコルの一例である。

#### [0009]

RSAやDiffie-Hellman指数関数鍵交換等の、大半の公開鍵アルゴリズムは、 モジュラ指数関数に基づいており、この関数は、 $\alpha^{x}$ modPを計算するもので する。このような計算を行なうには非常にコストがかかるが、それは以下の理由 による。すなわち、この演算を行なうために、多数の乗算および除算を繰返す必 要がある。ただし、1985年4月の、Mathematics of Computation, Vol. 44, No. 170の「試行除算を行なわないモジュラ乗算( "Modular Multiplication W ithout Trial Division")」に記載のモンゴメリーの法(Montgomery's method )等の技術によれば、必要とされる除算の数を減じることができる。加えて、使 用される数も非常に大きく(典型的に1024ビット以上)、したがって、一般 のCPUに見られる乗除命令を直接使用することができず、代わりに、そのよう な大きな乗算および除算を、1つのCPUで行なうのに十分小さい演算へと分割 する、特別なアルゴリズムを使用せねばならない。また、そのようなアルゴリズ ムの実行時間は通常、関連する機械語の数の二乗に比例する。これらの要因によ り、大きな数の乗算はその演算が非常に遅いものとなる。たとえば、Pentium( 登録商標)は、1回の32×32ビット乗算を10クロックサイクルで行なうこ とができる。2048ビット数は64個の32ビット語で表わすことができる。

2048×2048ビット乗算には、64×64回の別個の32×32ビット乗算が必要であり、この乗算のためにこのPentium上では40960クロックが必要となる。2048ビット指数を用いる指数関数は、通常の方法では最高で4096回の乗算を必要とし、これには約1億6700万クロックサイクルが必要となる。このPentiumが166MHZで動作するとすると、この演算全体でおよそ1秒かかることになる。驚くべきことに、この例では除算にかかる時間は一切考慮されていないのである。明らかに、Pentium等の一般的なCPUで鍵の生成および交換を行なうことはほとんど期待することはできない。

# [0010]

公開鍵アルゴリズムは、計算が非常に面倒なので、典型的にメッセージ全体を暗号化するのには使用されず、代わりに、プライベート鍵暗号システムがメッセージの転送に使用される。メッセージの暗号化に使用されるプライベート鍵はセッション鍵と呼ばれ、この鍵が無作為に選ばれて公開鍵を用いて暗号化される。暗号化されたセッション鍵は暗号化されたメッセージとともに相手先に送信される。相手先は、自身の秘密鍵を用いてセッション鍵を解読し、その時点で、そのセッション鍵が使用されるので、もし1つのセッション鍵が破壊されたとしても、読むことができるメッセージはそのセッション鍵が破壊されたとしても、読むことができるメッセージはそのセッション鍵を使用して暗号化された1つのメッセージのみである。この公開鍵/プライベート鍵の方法はまた、双方向端末セッション等の、通常動作時には決して終了することのない連続的な通信を保護するのにも使用することが可能である。この場合、セッション鍵は、公開鍵生成技術を繰返すことによって周期的に(たとえば1時間ごとに)変更される。やはり、セッション鍵を頻繁に変更することによって、暗号化が破られたとしても犠牲となるデータ量は制限される。

#### [0011]

#### 先行技術

ソフトウェアをベースとした解決法を用いて企業のネットワークへのアクセス を可能にする、ネットワークレベルの暗号化デバイスが広く使用されている。Ra ptor Eagle Remote等の製品は、暗号化をすべてソフトウェアで行なっている。 ソフトウェアは、暗号器のスループットを制限する。公開鍵技術を用いたセッション鍵の生成には数分かかることもある。この理由のために、セッション鍵の再生成はある人々が望むほどには頻繁には行なわれない。しかし、ソフトウェアは、その分野における開発に応じて、暗号化アルゴリズムを容易に変更することができるという利点を有する。

# [0012]

他のデバイスは、ハードウェアとソフトウェアとの組合せを使用する。たとえば、Northern Telecom(現在のEntrust)のSentinel X. 25暗号化製品は、AMDによって製造されたDESチップを使用して、DES秘密鍵の暗号化を行なう。DESはハードウェアで効率的に実装されるように設計されたものなので、ハードウェア実装の方がはるかに高速である。ソフトウェアにおいては多くのCPU命令を要する転換を、並列の専用ルックアップテーブルおよび配線を使用して行なうことが可能である。

# [0013]

Sentinelはまた、Motorola DSP56000プロセッサを使用して、公開鍵演算を行なう。当時、DSPの単一サイクルの乗算能力のおかげで、この方法によって、一般的なCISCマイクロプロセッサで公開鍵アルゴリズムを実現するよりもはるかに高速で演算ができるようになった。

# [0014]

大半のハードウェア暗号化デバイスにおいては、それによって実現することのできるアルゴリズムの数が大幅に制限されている。たとえば、Sentinelにおいて使用されるAMDチップは、DESのみを実行する。Hi/Fnによるより最近のデバイスでは、DESおよびRC4を実行することができる。しかし、RC5またはIDEAを実現したい場合には、別の製品を用いねばならないであろう。

# [0015]

#### 【発明の概要】

好ましい高性能プログラマブルネットワーク暗号化デバイスは、単一チップ内 に集積され、これは、その命令の組が共通の暗号化アルゴリズムに対して最適化 された、並列パイプライン式のプロセッサシステムである。本発明は、ハードウ ェアおよびソフトウェアの両方の方法の利点を実現する。該プロセッサはプログラマブルプロセッサであるため、どのような暗号化アルゴリズムも実現することが可能であり、これは、1つのアルゴリズムのみを実行するよう設計されるハードウェア実装の暗号化プロセッサとは対照的である。しかし、このプロセッサのアーキテクチャは、暗号化に有益な特性である並列計算を可能にしているので、その性能は、専用ハードウェアデバイスの性能により近づく。

# [0016]

本発明の好ましい実現例に従えば、電子暗号化デバイスは演算処理装置のアレイを含む。各演算処理装置は、暗号化アルゴリズムの1ラウンドを記憶するための命令メモリを含み、該ラウンドは、命令の1シーケンスを含む。該演算処理装置はまた、命令メモリからのラウンドを実現するためのプロセッサ、ならびに、暗号化データオペランドおよびラウンドを実現することによって得られる暗号化されたデータを記憶するためのデータ記憶装置を含む。該アレイの各演算処理装置は、複数のラウンドのうち1つを実現し、その結果を連続する演算処理装置へと転送し、それにより、該演算処理装置のアレイは演算処理装置のパイプラインにおいて暗号化アルゴリズムの連続的なラウンドを実現する。

# [0017]

好ましい実施例においては、該データ記憶装置はその一部分が該線形アレイの 隣接する演算処理装置間で共用されており、該線形アレイの隣接する演算処理装 置間でデータを転送するのに使用される。該共用データ記憶装置は好ましくは、 デュアルポートメモリで構成されるが、これはまた、共用レジスタを含んでもよ い。

### [0018]

好ましい演算処理装置は、制御ユニットおよびALUを含む。制御ユニット、 ALU、命令メモリおよびデータ記憶装置は、ローカルデータメモリおよび共用 データメモリも含めて、ローカル演算処理装置バスに接続される。このローカル バスはスイッチによって区分されて、命令メモリおよび制御ユニットを接続する ローカル命令バス区分と、ALU、ローカルデータメモリおよび共用データメモ リを接続するローカルデータバス区分とに分けられる。該スイッチは、該2つの ローカルバス区分上で別個に同時に演算ができるようにするか、または、それら 2つのバス区分の間で通信ができるようにする。各演算処理装置はさらに、その 演算処理装置内で乗算演算を行なうための乗算器を含む。

# [0019]

好ましい暗号化デバイスはさらに、グローバルランダムアクセスメモリおよび グローバルバスを含み、データは該グローバルランダムアクセスメモリと演算処 理装置のデータ記憶装置との間で該グローバルバスを通じて転送される。中央処理装置は、このグローバルバスに結合されて、演算処理装置によって処理される データ語よりも幅の広いデータ語を処理する。複数の演算処理装置のそれぞれの 乗算器は、中央処理装置によって使用されるより幅の広い乗算器の区分として連結できるようにされ得る。好ましくは、各乗算器は部分積加算器を含み、該加算器は、個別の乗算器として動作しているときには第1の入力の組を選択し、かつ、連結されているときには隣接する演算処理装置からの入力を含む第2の入力の組を選択するための、入力選択回路を有する。

# [0020]

好ましくは、中央処理装置は新規な加算器を含む。該加算器において、複数加算器区分の各々はキャリ出力および合計出力を有し、それら加算器区分の各々は、2つあるオペランドの各オペランドの1区分を処理する。選択器は、加算器サイクル中にキャリが得られる限り、連続するクロックサイクル中、該キャリ出力を連続する加算器区分へのキャリ入力として選択する。選択器はまた、各合計出力を同じ加算器区分へのオペランド入力として選択する。したがって、加算器サイクル中にキャリが得られる限り、ある加算器の合計出力はその入力にフィードバックされ、また該加算器区分は先行するサイクルにおいて先行する区分からキャリ出力として生成されたキャリ入力を受取ることになる。

#### [0021]

好ましくは、各演算処理装置は、除算回路を用いずにMmodNを計算する、 モジュラ調整演算を行なう。各演算処理装置はまた、A±BmodNを計算する モジュロ加算/減算演算を行なう。さらに、各演算処理装置は、A×BmodN を計算するモジュロ乗算演算を行なう。

# [0022]

### 【詳細な説明】

本発明の上記および他の目的、特徴および利点は、添付の図面に示される本発明の好ましい実施例に関する以下のより詳細な説明から明らかとなるであろう。 添付の図面においては、複数の図面を通じて、同じ部分には同様の参照符号が付される。図面は必ずしも一定の比で描かれているわけではなく、本発明の原理を説明するために強調されている部分を含む。

#### [0023]

本発明の暗号化チップは、任意のアプリケーションにおける1または複数のデータストリーム上で、共通のデータ暗号化および復号化、すなわち解読、のアルゴリズムを行なうようプログラムすることが可能である。この暗号化チップの主要な目的は、インターネット上でその使用が想定されるアルゴリズムを用いて、100~2000Mbpsのデータレートで、高速データ暗号化を行なうことである。

#### [0024]

アプリケーションの例を図1Aおよび図1Bに示す。図1Aにおいて、ソース22からのデータが、暗号化チップ24で暗号化された後に公衆ネットワーク26に渡される。データはその後、暗号化チップ28内で解読されて、宛先30に送られる。一実施例においては、このソースおよび宛先自体が、ローカルエリアネットワーク等のネットワークである。そのような場合、これら暗号化チップが、ローカルエリアネットワークと公衆ネットワーク26との間に安全な経路を提供する。

#### [0025]

図1 Bに示されるリンク暗号化アプリケーションにおいては、各リンク内でルータ間で転送されるデータが暗号化される。この場合、リンクとリンクの間にあるルータ32に入力された暗号化データは、暗号化チップ34でまず解読されねばならず、またそのデータは、暗号化チップ36において、次のリンクの暗号化アルゴリズムに従って再度暗号化される。

#### [0026]

今日、DES、RC5およびIDEAという3つの主要な秘密鍵ブロック型暗号化アルゴリズムが一般に使用されている。最初の2つのアルゴリズムは、標準的なインターネットプロトコルセキュリティ(Internet Protocol SECurity)の略である、IPSEC標準アルゴリズムである。IDEAは、広く利用されている電子メール暗号化プログラムであるPGPによって使用されるアルゴリズムである。

# [0027]

典型的に、ブロック型アルゴリズムは、多数のラウンドで構成され、各ラウンドは、暗号化アルゴリズムにおける演算の1シーケンスである。暗号化アルゴリズムを完全に実現するには、8~32ラウンドが必要とされる。各ラウンドによって行なわれる演算は、しばしば同じものであるが、同じものでなくてもよい。ソフトウェアにおいては、各ラウンドは少数の機械命令で実現される。ハードウェアにおいては、各ラウンドは専用回路で実現される。ハードウェアは典型的にパイプライン化されており、各ラウンドは自身に該当するパイプライン段において実現される。

#### [0028]

図2は、本発明の一実施例に従った、集積チップの解決法を図示する。これを 今後、暗号化チップと呼ぶ。暗号化チップと呼ぶと、そのチップが暗号化を行な うことができることが示唆されるが、このチップが復号化、すなわち解読、およ びメッセージダイジェスト機能もまた行なうことに留意されたい。

# [0029]

データは、ネットワークデータを受取る入力段40を介して、典型的にはシリアルビットストリームとして暗号化チップに入力される。イーサネット、ATM または他のどのような直列化フォーマットも使用することができる。入力段はこのシリアルデータストリームを、暗号化/解読パイプラインへの入力として処理するのに好適な、ブロック整合されたデータへと変換する。入力ブロックのサイズはプログラム可能である。図2に示した好ましい実施例においては、パイプラインは線形アレイに配された複数の演算処理装置37からなり、各演算処理装置は、命令メモリ、レジスタファイル、ALU、ローカルおよび共用データメモリ

、ならびに制御回路を含む。演算処理装置の各々は、32ビット幅のデータ語を 処理するよう設計されている。暗号化されたデータは、該パイプラインの最後の 演算処理装置から取出されて出力段42に渡され、出力段42がそのブロックデ ータをシリアルストリームフォーマットに戻して、そのデータをネットワークを 介してまたは局所宛先へと送る。

# [0030]

データは、グローバルデータバス38を介して、暗号化チップ内の隣接しない 演算処理装置間および/または他の装置間で転送することができる。グローバル データバス38にはまた、1/0通信ロジック54が接続されており、このロジ ック54が、ホストCPU(図示せず)との通信を可能にする。ホストCPUと の通信は、暗号化チップを使用前にプログラムするのに必要である。グローバル ランダムアクセスメモリ(RAM)44もまたグローバルデータバス38に接続 され、それにより、演算処理装置間でグローバルな通信が可能となっている。制 御CPU52は、暗号化パイプラインプロセッサの動作を同期化する。このCP Uは、MIPS、ARMまたはARC等の、利用可能ないずれの組込み型CPU コアを使用しても実現することができる。さらに、公開鍵暗号化アルゴリズムの ように非常に幅の広いオペランドを利用するアルゴリズムを処理することができ るように、公開鍵(PK)コアプロセッサ46が制御CPU52に接続されてい る。PKコアは、8個から16個の512ビット幅のレジスタからなるレジスタ ファイル48、およびPK ALU50を含む。PKコアプロセッサは、1シス テムクロックサイクルで、512ビットバスを介してグローバルRAM44との 間でデータの送受信を行なうことができる。512ビットのオペランドは、典型 的には2~32クロックサイクルで、ALU50内で処理される。PKコアAL U50は、制御CPU52によって制御されるコプロセッサであって、ローディ ングおよび記憶の他には、算術および論理演算のみを行なう。PKアルゴリズム を実現するのに必要な他の命令は、制御CPU52内で実行され得る。

#### [0031]

この暗号化チップは、秘密鍵アルゴリズムの各ラウンドのためのコードを、パイプラインの別個の演算処理装置内で実現する。計算が終わると、1つのPEか

らのデータは次のPEに転送され、そこで次のラウンドが実現される。第1のPEはその後、入来するデータの次のブロックのための暗号化ラウンドを処理することができるようになる。パイプライン処理は残りのPEにおいて続けられる。このアーキテクチャを用いて1つのブロックを暗号化するのに必要とされる時間は、したがって、1つのラウンドを暗号化するのに必要とされる時間に等しい。【0032】

多くのブロックアルゴリズムは、データを暗号化するのにある演算の組を使用し、鍵を拡張するのに別の演算の組を使用する。鍵の拡張は、比較的小さい鍵(56~128ビット)を、統計的に無作為の性質を有するより大きい数(512ビット以上)の鍵へと変換するプロセスである。こうして拡張された鍵は、より小さなサブ鍵に分配され、拡張された鍵の異なる部分が各々異なるラウンドのために使用される。拡張された鍵がデータによって変化しないことに注目することが重要である。したがって、これはクリティカルパス内にはないため、予め計算してメモリに記憶しておくことができる。後に説明するコードの例は、鍵情報が予め計算されて各PEのローカルデータメモリ内に記憶されているものと仮定している。

#### [0033]

ブロックアルゴリズムの基本的なアプリケーションは、平文(暗号化されていない情報)のブロックを同じサイズの暗号文(暗号化された情報)のブロックに変換したり、その逆を行なう。この動作モードは、電子コードブック(ECB)モードとして知られているが、これはセキュリティに関して多くの固有の弱点を有するので、基本的な出力のいくつかを入力に戻るよう巡回させることによって暗号化にフィードバックを導入する方法が一般に使用されている。この暗号化チップは、グローバルデータバス38を利用して暗号フィードバック(CFB)を行なう。ECBモードにおいては、データの新しいブロックを各パイプラインサイクルにつき1回暗号化することができる。これは10~100個の命令であり得る。しかし、CFBモードにおいては、各データはパイプラインを多数回通過せねばならない。このモードは単一チャネル上のスループットを大幅に減じるが、パイプラインにおいてインターリーブされている多数のデータチャネルを暗号

化することによって、ピーク性能を達成することができる。

# [0034]

本発明の一実施例に従った1つの演算処理装置PEのブロック図を図3に示す 。演算処理装置37は、8~16個の32ビットレジスタで構成されたレジスタ ファイル58から得られる32ビット語の演算を行なう、ALU56を含む。レ ジスタファイル58およびALU56は、制御ユニット60によって制御される 。制御ユニット60は、演算処理装置命令メモリ62からの命令をデコードする 。各演算処理装置命令メモリは暗号化アルゴリズムの少なくとも1つのラウンド を記憶し、ここで1つのラウンドとは、暗号化アルゴリズムにおける命令の1シ ーケンスと定義される。各演算処理装置がアクセスすることのできるPEデータ メモリスペースは、4つの領域に分割される。すなわち、ローカルPEメモリ6 4(図3においてはPEnローカルメモリ)、共用メモリ66(図3では、n番 目の演算処理装置とn-1番目の演算処理装置との間で共用される、PEn.n-1 共用メモリ)、第2の共用メモリ68(図3では、n+1番目の演算処理装置と n番目の演算処理装置との間で共用される、 $P E_{n+1,n}$ 共用メモリ)、および、 図2を参照して説明した、すべてのPEがアクセス可能なグローバルメモリ44 、の4つの領域である。これらのメモリはすべて、1つの演算処理装置、たとえ ばn番目の演算処理装置のアドレススペースにマップされる。どの種類のメモリ にアクセスするのにも、特別な命令は必要ない。すべてのメモリはすべてのメモ リアクセス命令によってアクセス可能である。

# [0035]

1つの演算処理装置のメモリ66および68は、デュアルポートSRAMであって、これらはそれぞれ、先行する、すなわち前隣りのパイプ段および、次の、すなわち後ろ隣りのパイプ段と共用される。あるPEにとっての後ろ隣りのPEとの共用メモリは、次のPEにとっての前隣りのPEとの共用メモリと同じものであることを理解されたい。

# [0036]

これらのデュアルポートのSRAMは、パイプライン段を通じてデータを伝搬するのに使用される。ある演算処理装置が、転送されるべきデータをそれに関連

する後ろ隣りの装置との共用メモリに書込む。すると、その記憶されたデータを、該当する後ろ隣りの演算処理装置が、自身の前隣りの装置との共用メモリから読出す。ここで、前隣りの装置との共用メモリとは、上述のように、先行する演算処理装置にとっての後ろ隣りの装置との共用メモリと同一無二のメモリを指す。これらのメモリはデュアルポートメモリであるため、アクセスにはタイミングの制限がない。アクセスの同期化は、ソフトウェアの作者または編集者による機械命令の静的なスケジューリングを用いて行なわれる。さらに、隣接するPE間の通信にグローバルバスを使用しないので、PEはすべて同時に通信することが可能である。

# [0037]

グローバルメモリ44はグローバル通信バスに接続される。任意の時間にグローバルメモリ44にアクセスが許可されるのは1つの演算処理装置のみである。 このメモリは、たとえば、フィードバック暗号化アルゴリズム中に、隣接していない演算処理装置間でデータをやりとりするのに使用され、また、個々の演算処理装置のための補助記憶装置としての役割を果たす。

#### [0038]

PE命令メモリ62は、現代のRISCプロセッサの整数ユニットのそれに似た、命令の組を有する。この命令の組は、どのレジスタもどの命令に対するオペランドとしても使用することができるという点で、いくぶん直交性である。浮動小数点やメモリ管理サポートは、どちらも暗号化には有益ではないので、設ける必要はない。しかし、この命令の組は、以下の有益な追加機能を含む。すなわち、モジュラ加算/減算命令、モジュラ乗算命令およびモジュロ調整命令、である

# [0039]

モジュラ加算/減算命令は、 $A \pm B \mod N$ を計算する(「 $M \mod N$ 」の数は $M \in N$ で除した際の剰余である)。図 1 5  $A \bowtie N$  の図 1 5 D は、モジュラ加算、減算および調整を、 1 つのスリーインワン(3-in-1)モジュロ算術ユニットに組合せた例を示す。

# [0040]

図15 Aは、モジュラ加算演算を示す。加算すべき2つの数AおよびBが双方ともNよりも小さければ、加算器120からのそれらの合計を、Nを法として減じることができる。すなわち具体的には、減算器122においてNを減じ、その後、その差の符号に応じて、マルチプレクサ124を介して、減算器の出力または元々の数のいずれかを選択する。同様に、図15 Bに示すモジュラ減算演算の場合には、2つの数AおよびBがNよりも小さい場合には、Nを法とするそれらの差を計算することが可能である。これは具体的には、減算器128からの差が負であれば加算器126においてNを加算し、その差が正であればマルチプレクサ130を介してその差を選択することによって、行なわれる。ここで、モジュロ加算およびモジュロ減算がいずれも除算を必要としないことに注目されたい。しかし、それらは、連続2回の加算を必要とする(そのうち1つは合計/差を計算するもの、もう1つはNを法として減算するものである)。このような2回続けての加算がクリティカルパスに打撃を与える場合には、Nを法とする減算は、別個の命令としてエンコードすることが可能であり、これを「モジュロ調整」命令と呼ぶ。

#### [0041]

図15Cに示すこのモジュロ調整命令は、AおよびBの両方が既にNを法として減じられていて、MがAとBとの合計または差のいずれかであるものとして、MmodNを計算する。Mが負である場合、ロジック132は、加算器/減算器134においてMにNを加えて、マルチプレクサ136を介して結果が生成されるようにする。Mが正である場合には、ロジック132は、Nの減算を行ない、その差が正であればその差を返し、その差が負であればMを返す。この命令は、合計および差の命令と関連づけて使用することが可能であり、それにより、モジュラ加算/減算命令が不要となる。

#### [0042]

図15Dにおいて、スリーインワンの算術ユニットは、モジュロ加算、モジュロ減算およびモジュロ調整を、各演算処理装置内で実現される単一のユニットに組合せる。1つの命令(モジュラ加算、減算または調整)および最上位ビット(MSB)の符号入力に応答するロジック144の制御下で、加算器/減算器13

8は装置120および128のいずれかの機能を行ない、加算器/減算器140は、装置122、126および134のうちいずれかの機能を行なう。マルチプレクサ142は装置124、130および136に対応する。モジュロ調整演算において、MがA入力に印加され、B入力はゼロにセットされる。この組合せユニットは、速度は落ちるが、面積効率は最も高い。この組合せユニットはまた、Mathematics of Computation, Vol. 44, No. 170, April 1985, pages 519-521の、ピーター・L・モンゴメリー(Peter L. Montgomery)による「試行除算を行なわないモジュラ乗算」に記された、試行除算を行なわないモジュラ乗算のためのモンゴメリーの法を実現するのに有益である。

#### [0043]

モジュラ加算および減算は、従来技術によるプロセッサにおいてわずか 2~3個の命令で実現することができるが、これらの命令を暗号化チップの命令の組の特別な関数として含むことで、特定的な暗号化アルゴリズムの場合においては、わずかながら高速化につながる。

# [0044]

モジュラ乗算命令は、A\*BmodNを計算する。この命令に使用される乗算器は、下により詳細に説明する。暗号化チップは、後に明らかとなるであろう理由によって、全体のモジュラ乗算命令を提供することができる。

#### [0045]

表 1 は、以下の例において使用される、PEの命令の組の代表的な例を示す。 他の従来技術によるRISC命令もまた実現することが可能である。

# [0046]

# 【表1】

表 1: 命令の組のサンプル

命令	記述
load rn, addr	レジスタnにメモリをロードする
store rn, addr	レジスタ n をメモリに記憶する
xor r1, r2, r3	r1 = r2 xor r3
add r1, r2, r3	r1 = r2 + r3
rol r1, r2, r3	rl = r2 <<< r3(<<<は、回転命令のための Java 演
A 22	算子である。32 ビットのオペランドに対して、ビッ
	ト 31 がビット位置 0 に回転される。)
xor r1, addr	r1 = rl xor メモリ[addr]r1 = rl +
add r1, addr	メモリ[addr]
rol r1, addr	rl = rl <<< メモリ[addr]
moda r1, r2	モジュロ調整:rl = rl mod r2。ここで、r1 はモ
	ジュラ加算または乗算の結果である。
moda rl, addr	rl = rl mod メモリ[addr
mul r1, r2, r3	乗算:r1 = r2×r3。32 ビットで実行される。
mu1m	モジュラ乗算:r1 = r2×r3 mod r4
r1, r2, r3, r4	
Jump label	制御を無条件にラベルに転送する。
sync label	パイプライン同期化:すべての PE が「sync」命令
	に到着するまで待ち、その後ラベルに分岐する。
Dbra rn, label	rn = rn - 1;もし rn !=0 であれば、ラベルにジ
	ャンプする。
cbra rl cond	比較および分岐:r1 と r2 を比較し、条件が真であ
r2, label	ればラベルに分岐する。「Cond」は、==, !=, <,
	>, <=または>=のうちの1つである。

# [0047]

#### レイアウトの課題

暗号化チップの一般的なレイアウトを図4に示す。ここでは、16個の演算処理装置および、512ビット幅の公開鍵PKコアユニットを想定する。ここで512ビットのPKコア語幅を選択したのは、そのレイアウトが容易であるためである。たとえば1024ビット幅は、より広いシリコン面積を必要とするであろうが、性能は倍加するであろう。

# [0048]

個々の素子は、図2および図3に示した素子に匹敵し得る。16個の演算処理 装置が、レイアウトの大きな領域内で左下側に1列に線形に配されており、その 1つが詳細に示されている。図中、共用乗算器素子70は、図示された演算処理 装置に関連づけて示されている。前述のように、32×32乗算器区分70は、 各演算処理装置と関連づけられて、それぞれの演算処理装置内で32ビット乗算を行なう。これに代えて、乗算器素子70は、公開鍵ALU50のための幅の広い512×32ビット乗算器として機能するように、連結することも可能である。公開鍵PK ALU50は、秘密鍵SK素子の右側に配置され、上述のような演算処理装置で構成されている。PK ALUの隣りに、PKレジスタファイル48が配される。PK ALU50およびPKレジスタファイル48は併せて、図2において46で示されたPK処理コアを形成する。PKコアの右側には、グローバルメモリ(RAM)44が配置される。チップの上辺に沿って、制御CPU52、通信ロジック54および入出力処理ブロック40、42が配置される。グローバルデータバス38は、SK素子、PKコア46、グローバルRAM44、通信ロジック54および制御CPU52を繋ぐ。

# [0049]

ローカルバス接続を含む典型的な演算処理装置のレイアウトを図5に示す。1 つの演算処理装置のすべての構成要素は、ローカル演算処理装置データバス72 を介して通信することができる。このバス72は、メモリとレジスタとの間のす べての転送を扱う。ここで、次に隣接するPEとの共用PEメモリ68は、図示 されている演算処理装置の他の素子と直列に(in-link)配されており、これに 対し、先に隣接するPEとの共用PEメモリ66は、先に隣接する演算処理装置 の素子と直列に配されていることに注目されたい。プログラミングおよびテスト の目的のために、すべてのPEメモリはグローバルバス38からアクセス可能で ある。スイッチフ4は通常、ローカルバスフ2をグローバルバス38から切離し ているが、ローカルRAM64とグローバルRAM44との間でデータ転送を可 能にするように選択的に閉じることが可能である。別のスイッチフ6は、ローカ ルバスフ2を独立した2つの区分に区分けすることを可能にし、これにより、制 御ユニット60は、バス72上のデータ転送と同時に、RAM62から命令を読 出すことが可能となる。このように、演算処理装置内の動作は、ある命令がPE ALU56内で実行されている間に次の命令が制御ユニット内で処理されると いうように、パイプライン化することが可能である。暗号化コードの実行中、ス

イッチフ4およびフ6は通常は開かれており、これにより、命令RAMからの命

令フェッチを、データメモリおよびレジスタファイルからのデータフェッチと同時に進めることができる。

# [0050]

多数のマルチプロセッサアーキテクチャが提案されているが、それらの大半は、汎用マルチプロセッシングのために設計されている。このため、演算処理装置間の通信は通常、あるPEから別のPEへとデータを切換えるよう動的に構成することが可能な、切換マトリックスを使用して行なわれる。これらのスイッチの設計は非常に複雑である。このようなスイッチは暗号化には不要であるため、本発明の実施例においては、切換回路が大幅に減じられた、より簡単なPEの線形配列を用いている。

#### [0051]

加えて、相互配線技術として、文献に記載されているような I / Oポートを使用するのではなく共用メモリを使用していることにより、はるかに簡単かつはるかに強力なプログラミングモデルが生成される。ここで、2 つのP E、A およびBが単一の3 2 ビット I / Oポートに接続されているものとする。A がB に対してデータの複数語を転送するためには、A は各語を I / Oポートに書込んで、Bがそれを読出すのを待たねばならない。これに対し、A およびBが、通信のすべての語を保持するのに十分な大きさの共用メモリによって接続されている場合には、A はBが読出すのを待つことなくそのデータを書出すことが可能である。さらに、P E B はどのような順序でもそれらの語を読出すことができ、また、そのデータから、進行中のジョブに応じて適宜、必要なものをピックアップして選択することもできる。最後に、共用メモリのうちあるメモリが通信に不要である場合には、そのようなメモリはローカルメモリの延長として使用されて、付加的なローカルワークスペースを提供することができることに注目されたい。

#### [0052]

#### 公開鍵サポート

効率的な公開鍵暗号化のためには、公開鍵コプロセッサによって提供される効率的なモジュラ指数関数が必要である。このユニットは、以下の項目を含む。すなわち:

- ・16個の512ビット幅のレジスタで構成される、PKレジスタファイル48・連結されたSK乗算器素子からなる、PK512×32ビット乗算器70(このユニットは、わずか32クロックサイクルで1つの512×512乗算を行なうことができる)
- ・PK512ビット加算器ALU50、これは、2~16サイクルで、典型的には2サイクル以下で、加算を行なうことができる
- ・単一クロックサイクルで512ビット語をロードおよび記憶するために、PK コプロセッサからの512ビット並列アクセスのために構成される、グローバル メモリ44。

# [0053]

PKコアプロセッサは、モジュラ乗算を512ビット語を使用して行なうことによって加速する。本発明のPKユニットを用いる512×512乗算演算は、下に説明する16個の演算処理装置を連結した乗算器素子を用いて、16個の512×32乗算を行なうことによって実現されるであろう。各乗算につき2クロックサイクルが必要とされかつそのような乗算が16回必要とされると仮定すると、1回の512×512乗算に必要なのは32クロックサイクルであり、1回の2048×2048乗算はわずか512クロックサイクルで行なうことができることになる。4096回の乗算を必要とする全体のモジュラ指数演算は、合計200万クロックサイクルを要することになるが、これは、先に説明したPentiumの例に比べて80倍の改良を意味する。PKアルゴリズムにおいても同様の性能の改良が期待される。これは、先行技術に比べて大幅な性能の向上を意味し、セッション鍵をより頻繁に変更することが可能になって、セキュリティが向上することを意味する。

# [0054]

# 5 1 2 ビット加算器

加算器は、公開鍵PKユニットと秘密鍵SKユニットとの間で共用されることはない。加算演算および論理演算がPKおよびSKの双方において共通であるので、各ユニットは自身の加算器を有し、したがって、演算を同時に進行することが可能である。

# [0055]

公開鍵PK ALU50内において、512ビットの単一サイクルの加算器は 非常に複雑であって、ALUのクリティカルパス時間を大幅に増やすことになる であろう。このため、ALU50内の512ビット加算器は、図6に示すように 、16個の32ビット加算器から形成される。動作中、ANDゲート78および マルチプレクサ80がまず、2つの32ビットオペランド区分を、32ビット加 算器AO~A15の各々に供給する。ここで、ANDゲート78は32ビット幅 の動作を表わす。各32ビット加算器は、キャリ出力に加えて、32ビット合計 を計算する。1つの加算器のキャリ出力は、Dフリップフロップ79を介して、 次の加算器のキャリ入力に接続される。第1のサイクル中にキャリが生成される と、それはフリップフロップ内にクロック入力され、そのフリップフロップにお いてそのキャリは、次のクロックサイクルのためのキャリ入力として利用可能と なる。各合計は、Dフリップフロップ81およびマルチプレクサ80を介して同 じ加算器の一方入力に戻される。この加算器の他方入力は、連続するクロックサ イクル中、ANDゲート78を用いてゼロに保持される。合計を各加算器へのキ ャリ入力として戻し加算するステップは、32ビット加算器のうちいずれかの出 力にキャリが得られる限り繰返される。

#### [0056]

512ビット加算器の動作は、以下の例を参照してよりよく理解されるであろう。この例においては、実際の実装時の16個の32ビット語の代わりに、4つの4ビットの2進語を使用する。

# [0057]

# 【数1】

	1011	1001	0110	加算:1101
	1011	1100	0101	0001
キャリ出力は 0,0,1,1 である。	10110	10101	01011	01110
先のキャリ	0110	0101	1011	1110
最終合計	0110	0110	1100	1110

### [0058]

ここでは、さらなるキャリがもはや得られない最終合計に達するまでに必要とされる加算は2回であった。これは典型的な場合である。加算器が暗号化演算のために使用されるので、加算される回数はある程度ランダムにばらつくと仮定すると安全であろう。初回の加算の後にキャリ出力が得られる可能性は極めて高い。しかし、最下位ビットとして戻され加算されるキャリによって最上位ビットからの別のキャリが得られる可能性は極めて低い。このため、ほとんどの加算演算はわずか2クロックサイクルしか必要としないと予測されるのである。

#### [0059]

512ビット加算器を構築するという最初の課題に戻って、標準的なキャリ先見型またはキャリバイパス型加算器設計を使用する場合、その加算器を通じるクリティカルパスは極めて長くなるであろう。なぜなら、キャリが、512ビットの演算を行なう何らかの最適化された回路を通じて伝搬されねばならないためである。この加算器は極めて大きくかつ低速であろう。これに対して、本発明の一実施例においては、512ビット加算器は32ビット加算器から構成されている。32ビット加算器の設計は今日ではよく知られておりまた十分に最適化されている。個々の32ビット加算器の最大クロック速度は、512ビットキャリ先見型設計のクロック速度の2倍以上であると予測される。したがって、本発明に従った2以上のサイクルの加算器は、より大きな512ビット加算器よりも、チップ面積の消費量はより少ないのに対し、通常はより高速で動作することができるであろう。

#### [0060]

最悪の場合、下に説明するように、16個の32ビット加算器の実装において、キャリを有さない最終合計を完全に計算するのに、16サイクルが必要となることも考えられる。ここで再び4ビットの2進語の例を使用して説明すると、以下のようになる。

#### [0061]

#### 【数2】

加算	: 1111	1111	1111	1111	
	0000	0000	0000	0001	
	01111	01111	01111	10000	第1のキャリ出力は
					0,0,0,1 である。
	1111	1111	1111	0000	
	0	00	1_	0	
	01111	01111	10000	00000	第2のキャリ出力は
					0,0,1,0 である。
	1111	1111	0000	0000	
	0	1	0	0	
	01111	10000	00000	00000	第3のキャリ出力は
					0,1,0,0 である。
	1111	0000	0000	0000	
	1	0	0	0	
	10000	0000	0000	0000	

# [0062]

以上のように、4回の加算が必要であった。一般に、n個の数のグループについては、最大でn回の加算が必要とされる。

# [0063]

# 512×32乗算器

乗算器は占有面積が広い。各秘密鍵演算処理装置は、たとえば下により詳細に 説明するIDEA等の、乗算を必要と秘密鍵アルゴリズムを実現するためには、 自身の乗算器を含まねばならない。各PE乗算器によって占められる面積を合わ せると相当な面積となり、そこで、この面積は、512×32ビット公開鍵乗算 器を実現するのに使用される。面積の節約のために、このように大きな512× 32乗算器は、各秘密鍵演算処理装置において16個の32×32乗算器を連結 することによって実現される。換言すれば、秘密鍵ユニットおよび公開鍵ユニットは、図4のチップレイアウト内に示すように、複数の乗算器素子を共用することが可能である。したがって、乗算器素子の使用は、秘密鍵演算処理装置とPK コアプロセッサとの間で調整されねばならない。なぜなら、PKコアプロセッサ は、複数の秘密鍵演算処理装置のうちどの1つが独立して乗算演算を行なってい る場合にも、乗算演算を行なうことができないためである。

### [0064]

乗算器の連結を説明するために、 $4 \times 4 / 4 \times N$ 乗算器の組合せの簡単な設計を下に示す。ただし、 $B \circ o t h$ の符号化および4:2コンプレッサ等の、より進歩した乗算器設計技術もまた利用可能である。以下に、簡単な実現例を提示する。

# [0065]

### 【数3】

部分積

# [0066]

1桁の乗算は、ANDゲートを用いることによって容易に実現することができる。2つの4ビットオペランドを使用した場合、その結果は、部分積の16ビットから構成される。これらの部分積は、効率的に加算されねばならない。部分積はたとえば、2つの4ビット全加算器および1つの6ビット全加算器を使用して加算することができるが、それらは部分積の加算を行なうのに相当な時間を要するであろう。なぜなら、キャリを複数の加算器を通じて伝搬させる必要があるためである。このような加算器実装の全体としての結果は、遅すぎるであろう。よりよい方法として、加算器のキャリが通らねばならない段の数がより少なくて済むような加算器が考えられる。

# [0067]

好ましい乗算器の基本的な構成要素は、3つの入力をとってそれら入力の2ビットの合計を出力する、全加算器である。図7に全加算器を、符号を用いて示すが、ここでは、2進数の代わりに四角形を使用して、一般化および簡素化を図っている。上方の3つの四角は全加算器の3つの入力を示し、下方の2つの四角は

合計出力およびキャリ出力を示す。キャリが左下側にあるのは、その桁の値が合計のそれの 2 倍であることを示すためである。

#### [0068]

4×4乗算器の加算の第1の段を図8に示す。合計線の上方にある16個の四角は、そのいくつかが黒で示され、その他は白い箱として示されているが、これらは、加算されねばならないある部分積のビットを表わしている。黒で示されるビットは、この第1の段において、4つの全加算器82を使用して加算されるものである。白い箱で示すビットは、第1段では加算されずに、図8に矢印で示すように、次の加算段に備えて単に下方に送られるビットである。第1の段における加算器の合計は、合計線の下に示されている。

# [0069]

第2の段を図9に示す。矢印はやはり、この現時点の段においては演算されずに単に下に送られるビットを示し、黒い箱で示されるビットは、この現時点における(すなわち第2の)段において加算されるべきビットを示す。ここでもやはり、黒い箱で示したエレメントが4つの全加算器84を使用して加算される。全加算器84によって生成される第2の段の出力には2つの数があり、これらは今度は一般的な4ビットキャリ加算器86で加算されねばならない。

#### [0070]

さまざまな加算器および乗算器アーキテクチャの性能を比較することは、本発明に従った乗算器の利点を説明するのに役立つであろう。 4 ビット加算器の簡単な実現例は、図 1 2 に示すように、直列に並んだ 4 つの全加算器 A 0  $\sim$  A 3 で構成される。この設計においては、最も右側の加算器のキャリ出力  $C_{out}$ が、その左側にあるすべての加算器段のそれぞれに影響を及ぼす可能性がある。この設計におけるクリティカルパスはしたがって、 4 加算器段である。典型的な全加算器が 2 以上の論理段から構成されるので、 1 つの 4 ビット加算器の合計ゲート遅延は 8 段を超える場合がある。

#### [0071]

改良された4ビット加算器は、キャリ先見型設計のものである。3ビットのキャリ先見型加算器を図13に示す。4ビット設計はこれよりもわずかに複雑であ

る。ANDゲート102、ORゲート104および排他的ORゲート106の動作の詳細な説明は、周知の回路であるためここでは省略する。キャリ先見型加算器の利点は、キャリが最終合計ビットまでわずか4論理ゲートで伝搬することである。より大きな数に対するより複雑な設計は、より多くの論理段を有するが、それでもキャリ連鎖型設計よりは、やはり高速である。

#### [0072]

全4×4乗算器において、キャリ保存型設計は、2つの全加算器および最後のキャリ先見型加算器を通じてクリティカルパスを作る。全加算器のみを使用した実現例では、クリティカルパスがより長くなるであろう。なぜなら、連鎖型キャリを使用する簡単な加算器は、キャリ先見型加算器よりも低速だからである。最後に、部分積合計の最初の2つの段で全キャリ先見型加算器を使用した場合には、結果として得られる乗算器はやはり低速となるであろう。なぜなら、キャリ先見型加算器は個々の全加算器よりは低速なためである。なお、本発明に従った乗算器設計は、同じ部分積レベルでは、あるキャリをある加算器から別の加算器へと伝搬することはない。このようにして、乗算器を通じるクリティカルパスが、部分積合計の最初の2段において、2つを超える数の全加算器を含むことを確実に防止している。

#### [0073]

図10は、はるかに幅の広い4×N乗算器を示す。大きな黒い箱82、84、86は、図9において使用されていたのと同じ全加算器ハードウェアを示す。この場合、全加算器が必要であるが、これは、各状況において3つの入力が合わせて加算されるためである。図9においては、すべての状況において3つの入力の加算が必要とされたわけではなかったので、より簡単な回路を使用することができた。しかし、4×Nを処理することのできるシステムを作るためには、すべての段において好ましくは全加算器が使用され、加えて、2つ以下の入力の場合にどのように処理を行なうべきかを決定する何らかの付加的な回路が必要となる。したがって、デュアルモードの加算器が複数個作られ、そのいくつかは1つの乗算器を有し、この乗算器が自身の複数入力のうち1つを供給することで、先行する段の出力または単一ビットの部分積の、どちらかが選択されるようにする。

# [0074]

図11は、図10に示す囲んだ領域82、84、86を実現するのに必要とされる全加算器Aを示し、合せてその左下方に、それぞれのキャリ出力を示す。好ましい実現例においては、各加算器Aは全加算器である。加算器のうちいくつかは、4×4の場合(すなわち秘密鍵の場合)2つの入力のみを有し、これに対し、他の加算器は、4×Nの場合(すなわち公開鍵の場合)3入力を有する。2入力の加算器は、その第3の入力がイネーブル信号でゲート制御されるようにされねばならない。いくつかの加算器はまた、複数入力のうち1つを提供して先の段の出力または単一ビットの部分積のいずれかを選択するようにする、乗算器を必要とする。下方に示されたキャリ先見型加算器86は、4×4の場合に積の最終ビットを生成するために、4つの位置毎に1つのキャリ出力を必要とする。

#### [0075]

図11において、4×4乗算器の部分積は、以下の部分積のシナリオに対応するように参照符号が付されている。

# [0076]

#### 【数4】

A B C D
E F G H
I J K L
M N O P

# [0077]

4×N乗算器については、隣接する部分積もまた考慮に入れねばならない。それらは図11において、以下のシナリオに従って参照符号が付されている。

# [0078]

# 【数5】

D' ABCD

EFGH

IJKLI'

MNOPM'

#### [0079]

ここで、D'は、隣接する(左側または右側の)Dの等価物である。8ビット の最終合計は、S7、S6、S5、S4、S3、S2、S1、S0で示され、左 側に隣接する乗算器の合計の下方3ビットは、S2′、S1′、S0′で示され る。2:1乗算器88は、選択信号Selを有する。一般に、Selが論理1で ある場合、左側の入力がマルチプレクサの出力に渡され、反対にSelが論理0 の場合には、右側の入力がマルチプレクサの出力に渡される。 S e l 信号はまた 、ANDゲート90をゲート制御するのにも使用される。Selが論理1である 場合、ANDゲートへの他方入力が出力に渡され、反対に、Selが論理Oであ る場合、ANDゲート90はディスエーブルされて、他方入力の値にかかわらず **論理0を渡す。したがって、図11の実現例においては、Selが論理1である** 場合には4×N乗算器の区分が実現可能となり、積は出力S6~S3に現われる 。Selが論理0であれば、4×4乗算器が実現されて、8ビットの積が出力S 7~S0に現われる。このように、図11の実現例は秘密鍵乗算器素子を示し、 これは、1つの乗算器素子としても利用することができ、または、他の同様の乗 算器素子と連結されて、はるかに幅の広い公開鍵乗算器を実現するのにも使用す ることができる。

#### [0080]

#### 実現例

先に説明した暗号化チップの好ましい実施例を参照して、一般的な暗号化アルゴリズムの実現例を以下に説明する。RC5はおそらくは、実現するのが最も簡単な暗号化アルゴリズムのうちの1つであろう。これは基本的に、3つの種類の演算を利用する。すなわち、XOR、加算および回転である。これらすべては、表1に示すように、上述の演算処理装置のうちのいずれかによってサポート可能である。RC5は可変長のブロックを有するが、最も一般的には、RC5アルゴリズムの各ラウンドは、Si1およびSi2に記憶される64ビットデータブロックおよび鍵値について演算を行なう。これらは、各演算処理装置内の定数であって、そのラウンドおよびその鍵のみに依存する。データを暗号化するために、64ビットの入力ブロックは2つの32ビット語に分割され、それらはその後、

前隣りのメモリ内の場所AおよびBに記憶される。出力ブロックは、後ろ隣りのメモリにおけるA\_nextおよびB\_nextに書込まれることになる。RC 5の暗号化アルゴリズムの 1 ラウンドの例を以下に示す。

#### [0081]

#### 【数6】

# ループ: load r1, A xor r1, B rol r1, B add r1, Sil store r1, A\_next load r2, B xor r2, r2, r1 rol r2, r2, r1 add r2, Si2 store r2, B\_next sync Loop

#### [0082]

各ラウンドは11クロックサイクルを必要とする。暗号化チップが最高400 MHZで動作し得る論理プロセスを用いるように設計されている場合には、1秒 あたり3600万ブロックを暗号化することが可能である。これは、ECBモードにおいて288MB/sに相当する。12ラウンド(RC5における典型的な例)を想定すると、同じクロック速度で動作する従来技術によるCPUと比較して、本発明の一実施例に従った複数PEの同時実行によって、従来技術によるソフトウェア実装に対して12倍も性能が改良されることになる。

## [0083]

IDEAは、利用可能なブロックアルゴリズムのうち最も安全なものの1つであり、その構造ははるかにより複雑である。IDEAは、64ビットの平文ブロックに対して演算を行ない、128ビットの鍵が使用される。同じアルゴリズムを暗号化および解読の両方に使用する。このアルゴリズムの主要な原理は、種々の代数グループの演算、すなわち、XOR、加算モジュロ $2^{16}$ および乗算モジュロ $2^{16}$ +1等の演算を組合せることである。これらの演算を使用して、16ビットブロックに対する演算を行なう。

#### [0084]

したがって I D E A は、モジュラ乗算およびモジュラ加算の両方を使用するが、それらはソフトウェアでは費用が高くつく演算である。乗算は、I D E A のゼロの扱いによって複雑化されている。すなわち、乗算において、ゼロは(-1)モジュロ65537と解釈されるのである。この値65537が演算処理装置のレジスタファイルのレジスタr8内にプリロードされていると仮定し、また、レジスタr0がゼロを含むものと仮定して、以下に乗算マクロの例を示す。

#### [0085]

#### 【数7】

```
MACRO MMULT (A, B, RESULT)

cbra A = = r0, L1

load RESULT, #1

sub RESULT, B, RESULT

jump L2

L1:

cbra B = = r0, L3

load RESULT, #1

sub RESULT, #1

sub RESULT, A, RESULT

jump L2

L3:

mulm A, B, RESULT, r8

andi #0xffff, RESULT

L2:

ENDMACRO
```

#### [0086]

IDEAの各ラウンドは、モジュラ乗算、モジュラ加算および排他的ORから構成される。128ビットの鍵がサブ鍵へと分割される。各演算処理装置のサブ鍵は、その鍵およびその演算処理装置のみに応じて変化するので、予め計算してPE内に記憶させておくことが可能である。IDEAに入力される平文は、先に説明したように、16ビットの4つのサブブロックX1~X4から構成される。各ラウンドは、6つのサブ鍵K1~K6を使用し、以下のようにコード化することができる。

#### [0087]

#### 【数8】

## ループ: load rl, X1 load r9, K1 MMULT rl, r9, rl load r2, X2 load r9, K2 MMULT r2, r9, r2 load r3, X3 load r9, K3 MMULT r3, r9, r3 load r4, X4 load r9, K4 MMULT r4, r9, r4 xor r5, r1, r3 xor r6, r2, r4 load r9, K5 MMULT r5, r9, r5 add r5, r6 and r6, #0xFFFF load r9, K6 MMULT r6, r9, r6 add r5, r6 and r5, #0xFFFF xor rl, r6, rl xor r3, r6, r3 xor r2, r5, r2 xor r4, r3, r4 store rl, X1 next store r2, X3\_next store r3, X2\_next store r4, X4\_next sync Loop

#### [0088]

IDEAは8ラウンドを有するので、本発明の一実施例に従った暗号化チップハードウェア実装はその実行を8倍以上加速する。さらなる加速は、ほとんどのマイクロプロセッサにおいては利用されないモジュラ乗算命令によってもたらされる。上述のコードは、1ラウンドを実行するのにおよそ50クロックサイクルを要する。400MHZにおいて、この暗号化チップは、IDEAで64MB/sのレートで暗号化することができ、これは、チューリッヒのETH大学(ETH University, Zurich)において開発された25MHZハードウェア実装よりも約3倍高速である。

#### [0089]

データ暗号化標準、すなわちDESは、当初、ハードウェア実装のために設計されたものであり、したがって、ソフトウェアで実現するのが最も困難なアルゴリズムである。それでも、本発明の一実施例に従えば、これは暗号化チップにおいて容易にコード化することが可能である。

#### [0090]

先の2つのアルゴリズムと同様に、DESもまた、64ビットブロックでデータを暗号化するブロック型暗号である。平文の64ビットブロックが入力であり、64ビットの暗号文が出力となる。ここでもやはり、暗号化と解読の両方が同じアルゴリズムを使用し、DESを対称的なアルゴリズムとしている。DESは、この場合においては56ビットの単一の鍵から、サブ鍵を作成する。これらのサブ鍵は、該当のPEおよびその56ビットの鍵に応じて変化するものであり、したがって、それらは予め計算しておくことが可能である。

#### [0091]

図14に示すようなDESにおける基本的な概念は、鍵に基づいてテキスト上で代入を行ない引続き置換を行なうものである。以下の演算によってDESのコアが作られている。

- ・拡張:64ビットブロックを2つの32ビット片108、110に分割する。 一方の片は暗号化によって影響を受けることがない。(これらの片は1つおきのラウンドで演算される。)影響を受ける方の片が8つの4ビットのグループに分割される。各グループは、それに隣接する2つのビットをコピーすることによって拡張される。
- ・拡張された各グループは、112においてサブ鍵でXOR処理される。
- ・XORの6ビットの結果を使用して、Sボックス(S-box)と呼ばれる、64 エントリ×4ビット先見テーブル114をインデックスする。8個のグループの 各々が自身のSボックスを使用する。
- ・Sボックスからの出力は116において置換され、それらのビットがスクランブルされる。8個の出力から32ビットが得られる。
- ・その32ビットの出力が、118において、そのブロックの他方の32ビット

片とXOR処理される。

## [0092]

これらの演算は以下のようにコード化することが可能である。すなわち:拡張は、入力語をコピーしてから、ビットをマスキングすることによって、1つが偶数のSボックス入力を表わし他方が奇数のSボックスの入力を表わす2つの語が存在するようにすることによって行なわれる。これら2つの語を、鍵情報でXOR処理し、その結果を使用して、Sボックスルックアップテーブルをインデックスする。各Sボックスにおけるデータは予め置換され、したがって、Sボックスの出力は32ビットのデータとなる。最終値はすべての構成要素の論理ORである。コードの例を以下に示す。

[0093]

【数9】

```
ループ:
    load r1, A
    load r2, B
    load r3, r2
    store r2, A_next
    and r2, #0xF9F9F9F9
   and r3, #0x9F9F9F9F
xor r2, K1
   xor r3, K2
   load r5, r0
   load r4, r3
   rol r4, #1
   and r4, #0x3f
   or r5, [r4 + S1]
   load r4, r2
   ror r4, #3
   and r4, #0x3f
   or r5, [r4 + S2]
   load r4, r3
   rol r4, #7
and r4, #0x3f
   or r5, [r4 + S3]
   load r4, r2
   ror r4, #11
   and r4, #0x3f
   or r5, [r4 + 54]
   load r4, r3
   rol r4, #15
   and r4, #0x3f
   or r5, [r4 + S5]
   load r4, r2
   ror r4, #19
   and r4, #0x3f
   or r5, [r4 + $6]
   load r4, r3
   rol r4, #23
   and r4, #0x3f
   or r5, [r4 + S7]
   load r4, r2
   ror r4, #27
and r4, #0x3f
   or r5, [r4 + $8]
   xor r5, r1, r5
   store r5, B_next
   sync Loop
```

#### [0094]

このサンプルコードは、1 ラウンドを実行するのに4 4 クロックサイクルを必要とする。4 0 0 M H Z において、7 2 M B / s のデータレートが達成され得る

。このレートは、 $1 \sim 35 \, \text{MB} / \text{s}$  の範囲のレートで暗号化を行なう、 $1990 \, \text{年代半ばに利用可能となったDESのハードウェア実装に比べて遜色のないものである。VLSI <math>\text{Follow}$  (VLSI Technology) のVMOO7は、最高200MB/sで暗号化を行なうことが可能である。

#### [0095]

以上の例の各々において、その性能は、従来技術におけるCPU上のソフトウェア実装よりもはるかに高速であるが、専用ハードウェア実装よりも低速であることが示されている。本発明のハードウェア実装に対する利点は、暗号化チップがプログラマブルであり、したがって、今後想定され得るものも含むどのようなアルゴリズムも実装が可能であるということである。

#### [0096]

特定的な公開鍵アルゴリズムの例は何ら示さなかったが、既存の方法に対して 同様の改良が、本発明の好ましい実施例において説明したのと同様の技術を用い て実現され得るものと理解されたい。

#### [0097]

#### 均等物

本発明をその好ましい実施例を参照して特定的に図示しかつ説明したが、当業者においては、その形および詳細に、前掲の請求の範囲によって規定される本発明の精神および範囲から離れることなく、種々の変更が行なわれ得ることが理解されるであろう。当業者においては、日常的な作業の範囲を超えることなく、ここに特定的に示した本発明の具体的な実施例に対する多くの均等物が認識されるかまたは確認されるであろう。そのような均等物は、前述の請求の範囲に包含されるものと意図される。


#### 【図面の簡単な説明】


- 【図1A】 本発明の可能な応用例のブロック図である。
- 【図1B】 本発明の可能な応用例のブロック図である。
- 【図2】 本発明を用いた暗号化チップのブロック図である。
- 【図3】 図2の暗号化チップにおける演算処理装置のブロック図である。
- 【図4】 図2および図3に示した回路の好ましいチップレイアウトを示す


- 【図5】 図4に示したレイアウトに対応するように書き直された図3の演算処理装置ならびに、PEローカルバスおよびグローバルバス接続を示す。
  - 【図6】 図2のPK ALUにおいて使用される加算器回路を示す。
  - 【図7】 PK ALUの乗算器において使用される全加算器の符号を示す
  - 【図8】 全加算器を使用する4×4乗算器の第1段における処理を示す。
  - 【図9】 4×4乗算器の3つの段を示す。

0


- 【図10】 4×4乗算器の加算器がその上に重ねられた、幅の広い乗算器の加算器を示す。
- 【図11】 図10に示した広い語長の演算器において、同様の乗算器と連結されるように適合された、4×4乗算器のブロック図である。
- 【図12】 全加算器を使用する8ビット加算器の従来技術による実現例を示す。
  - 【図13】 キャリ先見型加算器の従来技術による実現例である。
  - 【図14】 DES暗号化ラウンドをブロック図で表現したものである。
- 【図15A】 本発明の実施例に従ったモジュラ加算演算を示す機能図である。
- 【図15B】 本発明の実施例に従ったモジュラ減算演算を示す機能図である。
- 【図15C】 本発明の実施例に従ったモジュラ調整演算を示す機能図である。
- 【図15D】 本発明の実施例に従った3つすべてのモジュラ演算の組合せを示す機能図である。









[図3]




【図4】





【図6】



【図7】



FIG. 7

# 【図8】




FIG. 8

# 【図9】




FIG. 9

# 【図10】





FIG. 10





# 【図12】






FIG. 12




A B B 1112 48 114 S-box S-box 114 118 B\_next


【図15A】




【図15B】



【図15C】



【図15D】



【手続補正書】特許協力条約第34条補正の翻訳文提出書

【提出日】平成12年6月27日(2000.6.27)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【請求項1】 単一のチップ上に演算処理装置(37)のアレイを含む、電子暗号化デバイスであって、各演算処理装置は、

暗号化アルゴリズムのラウンドを記憶するための命令メモリ(62)を含み、 該ラウンドは命令のシーケンスを含み、各演算処理装置はさらに、

命令メモリからのラウンドを実現するためのプロセッサ(56)と、

暗号化データオペランドおよび該ラウンドの実行によって得られた暗号化されたデータを記憶するためのデータ記憶装置(66、68)とを含み、

該アレイの演算処理装置は各々、ラウンドのうち1つを実現してその結果を連続する演算処理装置に転送し、それにより、該演算処理装置のアレイは演算処理 装置パイプラインにおいて暗号化アルゴリズムの連続的なラウンドを実現する、 電子暗号化デバイス。

【請求項2】 該データ記憶装置は、その1部分が、該線形アレイの隣接する演算処理装置間でデータを転送するために該線形アレイの隣接する演算処理装置間で共用される、請求項1に記載の電子暗号化デバイス。

【請求項3】 各演算処理装置は制御ユニット(60)およびALU(56)を含み、該制御ユニット(60)、命令メモリ(62)およびデータ記憶装置(66、68)はローカル演算処理装置データバス(72)に接続され、該ローカルデータバスはスイッチ(76)によって2つの独立した区分に区分けされ、該制御ユニットおよび命令メモリは該区分のうちの一方に接続され、該ALUおよびデータ記憶装置は該区分のうち他方に接続される、請求項2に記載の電子暗号化デバイス。

【請求項4】 各演算処理装置は制御ユニット(60)およびALU(56)を含み、該制御ユニット(60)、命令メモリ(62)、ローカルデータメモリ(64)および共用データ記憶装置(66、68)はローカル演算処理装置バス(72)に接続され、該ローカルバスはスイッチ(76)によって、該命令メモリおよび該制御ユニットを接続するローカル命令バス区分と、該ALU、ローカルデータメモリおよび共用データ記憶装置を接続するローカルデータバス区分とに区分けされ、該スイッチは、該2つのローカルバス区分上で独立した同時動作を可能にするか、または、該2つのバス区分間の通信を可能にする、請求項2に記載の電子暗号化デバイス。

【請求項5】 各演算処理装置は、該演算処理装置内で乗算演算を行なうための乗算器(70)をさらに含む、請求項4に記載の電子暗号化デバイス。

【請求項6】 該暗号化アルゴリズムの実現中に、該パイプライン内の各演算処理装置は、結果として得られたデータを、後続の演算処理装置が直接アクセスすることができるように該後続の演算処理装置と共用されるデータ記憶装置(68)内に書込む、請求項2に記載の電子暗号化デバイス。

【請求項7】 該演算処理装置の共用データ記憶装置(66、68)は、該線形アレイの隣接する演算処理装置間でデータを転送するために、該線形アレイの隣接する演算処理装置間で共用されるデュアルポートメモリで構成される、請求項2に記載の電子暗号化デバイス。

【請求項8】 各プロセッサは制御ユニット(60)およびALU(56)を含み、該制御ユニット(60)、ALU、命令メモリ(62)、ローカルデータメモリおよび共用データ記憶装置(66、68)はローカル演算処理装置データバス(72)に接続され、該ローカルデータバスはスイッチ(76)によって2つの独立した区分に区分けされ、該制御ユニットおよび命令メモリは該区分のうち一方に接続されかつ、該ALU、ローカルデータメモリおよび共用データ記憶装置は該区分のうち他方に接続される、請求項7に記載の電子暗号化デバイス

【請求項9】 各演算処理装置は、該演算処理装置内で乗算演算を行なうための乗算器(70)をさらに含む、請求項1に記載の電子暗号化デバイス。

【請求項10】 複数の演算処理装置の該乗算器は、より幅の広い乗算器の区分として連結されるように適合される、請求項9に記載の電子暗号化デバイス

【請求項11】 各乗算器は部分積加算器(A)を含み、該加算器は、独立 した乗算器として動作しているときには第1の入力の組を選択し、かつ、連結さ れているときには、隣接する演算処理装置からの入力を含む第2の入力の組を選 択するための入力選択回路を有する、請求項10に記載の電子暗号化デバイス。

【請求項12】 各プロセッサは制御ユニット(60)およびALU(56)を含み、該制御ユニット(60)、ALU、命令メモリ(62)、ローカルデータメモリおよび共用データ記憶装置(66、68)はローカル演算処理装置データバス(72)に接続され、該ローカルデータバスはスイッチ(76)によって2つの独立した区分に区分けされ、該制御ユニットおよび命令メモリは該区分のうち一方に接続され、かつ該ALU、ローカルデータメモリおよび共用データ記憶装置は該区分のうち他方に接続される、請求項1に記載の電子暗号化デバイス。

【請求項13】 グローバルランダムアクセスメモリ(44)およびグローバルバス(38)をさらに含み、データは該グローバルランダムアクセスメモリと該演算処理装置データ記憶装置との間で該グローバルバスを通じて転送される、請求項1に記載の電子暗号化デバイス。

【請求項14】 該グローバルバスに結合された、該演算処理装置によって 処理されるデータ語よりも幅の広いデータ語を処理するための中央処理装置 (46) をさらに含む、請求項13に記載の電子暗号化デバイス。

【請求項15】 各演算処理装置は、該演算処理装置内で乗算演算を行なうための乗算器(70)をさらに含む、請求項14に記載の電子暗号化デバイス。

【請求項16】 複数の演算処理装置の該乗算器は、より幅の広い乗算器の区分として連結されるよう適合される、請求項15に記載の電子暗号化デバイス

【請求項17】 各乗算器は部分積加算器(A)を含み、該加算器は、独立 した乗算器として動作しているときには第1の入力の組を選択し、また、連結さ れているときには隣接する演算処理装置からの入力を含む第2の入力の組を選択 するための、入力選択回路を有する、請求項16に記載の電子暗号化デバイス。

【請求項18】 該中央処理装置は加算器を含み、該加算器は、

複数加算器区分(AO~A15)を含み、該複数加算器区分の各々はキャリ出力および合計出力を有し、該複数加算器区分の各々は2つのオペランドのうち各オペランドの1区分を処理し、該加算器はさらに、

加算器サイクル内でキャリが得られる限り、連続的なクロックサイクル中、該 キャリ出力を連続する加算器区分へのキャリ入力として選択するためのキャリ選 択器(79)と、

加算器サイクル内でキャリが得られる限り、連続的なクロックサイクル中、各合計出力を同じ加算器区分へのオペランド入力として選択するためのオペランド 選択器(80)とを含む、請求項13に記載の電子暗号化デバイス。

【請求項19】 各演算処理装置の各プロセッサは、MmodNを計算する モジュロ調整演算を行なう、請求項1に記載の電子暗号化デバイス。

【請求項20】 各演算処理装置の各プロセッサは、A ± B m o d N を計算するモジュロ加算または減算演算を行なう、請求項1に記載の電子暗号化デバイス。

【請求項21】 各演算処理装置の各プロセッサは、A×BmodNを計算するモジュロ乗算演算を行なう、請求項1に記載の電子暗号化デバイス。

【請求項22】 該暗号化デバイスは加算器をさらに含み、該加算器は、

複数加算器区分(A0~A15)を含み、該複数加算器区分の各々は、キャリ 出力および合計出力を含み、該複数加算器区分の各々は2つのオペランドのうち 各オペランドの1区分を処理し、該加算器はさらに、

加算器サイクル内でキャリが得られる限り、連続的なクロックサイクル中、キャリ出力を連続する加算器区分へのキャリ入力として選択するキャリ選択器(79)と、

加算器サイクル内でキャリが得られる限り、連続的なクロックサイクル中、各合計出力を同じ加算器区分へのオペランド入力として選択するオペランド選択器(80)とを含む、請求項1に記載の電子暗号化デバイス。

【請求項23】 単一チップ上に演算処理装置(37)の線形アレイを含む 、電子暗号化デバイスであって、各演算処理装置は、

暗号化アルゴリズムの少なくとも1つのラウンドを実現するのに必要とされる コードを記憶するための命令メモリ(62)と、

該命令メモリからの該ラウンドを処理するためのプロセッサ(56)と、 ローカルデータメモリ(64)と、

2 つの隣接する演算処理装置間の共用データ記憶装置(66、68)とを含み

該線形アレイの演算処理装置は各々、該ラウンドのうち1つを実現しかつ、その結果を連続する演算処理装置に転送し、それにより、該演算処理装置の線形アレイは演算処理装置パイプラインにおいて該暗号化アルゴリズムの連続的なラウンドを処理する、電子暗号化デバイス。

【請求項24】 該暗号化アルゴリズムの実現中、該パイプライン内の各演算処理装置は、結果として得られるデータを、後続の演算処理装置によって直接アクセスすることができるように該後続の演算処理装置と共用されるデータメモリ内に書込む、請求項23に記載の電子暗号化デバイス。

【請求項25】 演算処理装置(37)の線形アレイを含む暗号化データ処理システムであって、各演算処理装置は、

命令メモリ(62)と、

該命令メモリからの命令を処理するためのプロセッサ(56)と、

データメモリ(66、68)とを含み、

該線形アレイの該演算処理装置のデータメモリは、該線形アレイの隣接する演算処理装置間でデータを転送するための、隣接する演算処理装置間で共用されるデュアルポートメモリを含む、暗号化データ処理システム。

【請求項26】 各プロセッサは制御ユニット(60)およびALU(56)を含み、該制御ユニット(60)、ALU、命令メモリ(62)、および該演算処理装置のデータメモリは、ローカル演算処理装置データバス(72)に接続され、該ローカルデータバスはスイッチ(76)によって2つの独立した区分に区分けされ、該制御ユニットおよび命令メモリは該区分のうち一方に接続されか

つ、該ALUならびにローカルおよび共用データメモリは該区分のうち他方に接続される、請求項25に記載の電子暗号化システム。

【請求項27】 各演算処理装置は、該演算処理装置内で乗算演算を行なうための乗算器(70)をさらに含む、請求項25に記載の電子暗号化システム。

【請求項28】 複数の演算処理装置の該乗算器は、幅のより広い乗算器の 区分として連結されるように適合される、請求項27に記載の電子暗号化システム。

【請求項29】 各乗算器は部分積加算器(A)を含み、該加算器は、独立 した乗算器として動作しているときには第1の入力の組を選択し、また、連結さ れているときには隣接する演算処理装置からの入力を含む第2の入力の組を選択 するための、入力選択回路を有する、請求項28に記載の電子暗号化システム。

【請求項30】 グローバルランダムアクセスメモリ(44)およびグローバルバス(38)をさらに含み、データは該グローバルランダムアクセスメモリと該演算処理装置データメモリとの間で該グローバルバスを通じて転送される、請求項25に記載の電子暗号化システム。

【請求項31】 該グローバルバスに結合されて、該演算処理装置によって 処理されるデータ語よりも幅の広いデータ語を処理するための、中央処理装置( 46)をさらに含む、請求項30に記載の電子暗号化システム。

【請求項32】 該演算処理装置内で乗算演算を行なうための乗算器(70)をさらに含む、請求項31に記載の電子暗号化システム。

【請求項33】 複数の演算処理装置の該乗算器は、より幅の広い乗算器の 区分として連結されるように適合される、請求項32に記載の電子暗号化システム。

【請求項34】 各乗算器(70)は部分積加算器(A)を含み、該加算器は、独立した乗算器として動作しているときには第1の入力の組を、また、連結されているときには隣接した演算処理装置からの入力を含む第2の入力の組を選択するための、入力選択回路を有する、請求項33に記載の電子暗号化システム

【請求項35】 該中央処理装置は加算器を含み、該加算器は、

複数加算器区分(A0~A15)を含み、該複数加算器区分の各々はキャリ出力および合計出力を有し、該複数加算器区分の各々は2つのオペランドのうち各オペランドの1区分を処理し、該加算器はさらに、

加算器サイクル内でキャリが得られる限り、連続するクロックサイクル中、該 キャリ出力を連続する加算器区分へのキャリ入力として選択するキャリ選択器( 79)と、

加算器サイクル内でキャリが得られる限り、連続するクロックサイクル中、各合計出力を同じ加算器区分へのオペランド入力として選択するオペランド選択器(80)とを含む、請求項31に記載の電子暗号化システム。

【請求項36】 各演算処理装置の各プロセッサは、MmodNを計算する モジュロ調整演算を行なう、請求項25に記載の電子暗号化システム。

【請求項37】 各演算処理装置の各プロセッサは、A ± B m o d N を計算するモジュロ加算または減算演算を行なう、請求項25に記載の電子暗号化システム。

【請求項38】 各演算処理装置の各プロセッサは、A×BmodNを計算するモジュロ乗算演算を行なう、請求項25に記載の電子暗号化システム。

**【請求項39】 該暗号化デバイスは加算器をさらに含み、該加算器は、** 

複数の加算器区分(A0~A15)を含み、該複数の加算器区分の各々はキャリ出力および合計出力を有し、該複数の加算器区分は2つのオペランドのうち各オペランドの1区分を処理し、該加算器はさらに、

加算器サイクル内でキャリが得られる限り、連続するクロックサイクル中、該 キャリ出力を連続する加算器区分へのキャリ入力として選択する、キャリ選択器 (79) と、

加算器サイクル内でキャリが得られる限り、連続するクロックサイクル中、各合計出力を同じ加算器区分へのオペランド入力として選択する、オペランド選択器(80)とを含む、請求項25に記載の電子暗号化システム。

【請求項40】 該暗号化アルゴリズムの実現中、該パイプライン内の各演算処理装置は、結果として得られたデータを、後続の演算処理装置が直接アクセスすることができるように該後続の演算処理装置と共用するデータメモリに書込

む、請求項25に記載の電子暗号化デバイス。

【請求項41】 乗算器回路であって、該回路は、

複数の乗算器区分を含み、その各々が第1の長さのオペランド語を受取り、さらに、

該乗算器区分が別個の乗算器として動作しているときには第1の入力の組を選択し、また、第2の語長のオペランドに対する演算を行なう幅のより広い乗算器として該乗算器区分を連結するためには第2の入力の組を選択する、入力選択器を含む、乗算器回路。

【請求項42】 各乗算器区分は部分積加算器を含む、請求項41に記載の 乗算器。

【請求項43】 電子暗号化デバイスであって、該デバイスは単一チップ上に、

演算処理装置(37)の線形アレイを含み、その各々は、命令ストア(62)と、データ記憶装置(66、68)と、該命令ストアからの命令のシーケンスを処理して第1の長さのデータ語に対する演算を行なうプロセッサ(56)とを有し、該演算処理装置の該データ記憶装置は、該アレイの隣接する演算処理装置の間でデータを転送するために隣接する演算処理装置間で共用されるデュアルポートメモリを有し、該線形アレイの該演算処理装置は、自身の命令ストア内に、暗号化アルゴリズムのそれぞれのラウンドを記憶しかつ、該ラウンドの結果を連続する演算処理装置に転送し、よって、該演算処理装置の線形アレイは、演算処理装置パイプラインにおいて該暗号化アルゴリズムの連続するラウンドを処理し、さらに、

グローバルランダムアクセスメモリ(44)と、

該グローバルランダムアクセスメモリと該演算処理装置データメモリとの間で それを介してデータが転送される、グローバルバス(38)と、

少なくとも該第1の長さよりも長い第2の長さのデータ語に対する演算を行なう、公開鍵暗号化プロセッサ(46)とを含み、該公開鍵暗号化プロセッサは、該第2の長さの語長でグローバルランダムアクセスメモリにアクセスする、電子暗号化デバイス。

【請求項44】 単一チップ上に演算処理装置(37)のアレイを含む、電子暗号化デバイスであって、各演算処理装置は、

暗号化アルゴリズムのラウンドを記憶するための命令メモリ手段(62)と、 該命令メモリからの該ラウンドを実現するためのプロセッサ手段(56)と、 暗号化データオペランドおよび該ラウンドを実現することによって得られる暗 号化されたデータを記憶するためのデータ記憶手段(66、68)とを含む、電 子暗号化デバイス。

【請求項45】 該データ記憶手段は、その一部が、該線形アレイの隣接する演算処理装置の間でデータを転送するために該線形アレイの隣接する演算処理 装置の間で共用される、請求項44に記載の電子暗号化デバイス。

【請求項46】 グローバルランダムアクセス手段(44)およびグローバルバス手段(38)をさらに含み、該グローバルランダムアクセス手段と該演算処理装置データ記憶手段との間のデータの転送は該グローバルバス手段を介して行なわれる、請求項45に記載の電子暗号化デバイス。

【請求項47】 該グローバルバス手段に結合されて、該演算処理装置によって処理されるデータ語よりも幅の広いデータ語を処理するための、中央処理手段(46)をさらに含む、請求項46に記載の電子暗号化デバイス。

【請求項48】 暗号化方法であって、該方法は、

単一チップ上の電子回路において、暗号化されるべきデータを受取るステップと、

該データを該チップ上のデータ演算処理装置のパイプラインに与えるステップとを含み、各演算処理装置は、暗号化のラウンドを処理し、その結果を連続する 演算処理装置に転送し、それにより、該演算処理装置が演算処理装置のパイプラインにおいて該暗号化アルゴリズムの連続するラウンドを実現する、方法。

【請求項49】 結果は共用メモリを介して連続する演算処理装置に転送される、請求項48に記載の方法。

【請求項50】 該チップ上の、グローバルバスを介して該演算処理装置に 結合された中央処理装置で、暗号化アルゴリズムを処理するステップをさらに含 み、該中央処理装置は、該演算処理装置によって処理されるデータ語よりも幅の 広いデータ語を処理する、請求項49に記載の方法。

【請求項51】 該チップ上の、グローバルバスを介して該演算処理装置に 結合された中央処理装置において、暗号化アルゴリズムを処理するステップをさ らに含み、該中央処理装置は、該演算処理装置によって処理されるデータ語より も幅の広いデータ語を処理する、請求項48に記載の方法。

## 【国際調査報告】

	INTERNATIONAL SEARCH I	REPORT	inte Ional Appli PCT/CA 99/	
A CLASSII IPC 6	FICATION OF SUBJECT MATTER H0419/06 H0419/00 G06F15/9 G06F7/72	80 G06F7/	′50 G06F7	/52
According to	International Patent Classification (IPC) or to both national classific	cation and tPC		
	REARCHED			
IPC 6	comentation searched (classification system to lowed by classificati HO4L G06F	ion symbols)		
	ion searched other than minimum documentation to the extent that			roned
Electronic de	ate base consulted during the informational search (name of date by	ese and, where pracis	(al. Search terms used)	
C. DOCUME	ENTS CONSIDERED TO BE RELEVANT			
Category *	Citation of document, with indication, where appropriate, of the re	levani passages		Relevant to daim No.
χ Y	WO 89 07375 A (MOTOROLA INC) 10 August 1989 (1989-08-10) page 2, line 18 - line 23			1,23,45, 49 2,7,22,
	page 4, line 1 - line 10 page 5, line 23 -page 6, line 9			24,25,50
Y A	US 4 922 418 A (DOLECEK QUENTIN E) 1 May 1990 (1990-05-01) column 3, line 41 - line 45 column 5, line 23 -column 6, line 3			2,7,24, 25,50 44
		-/		
X Furt	ner documents are listed in the continuation of box C.	X Patent fam	lly members are listed in	n armax.
'A' docume	tegories of cited documents : out defining the general state of the art which is not ered to be of particular relevances	"T" later document   or priority data cited to unders invention	oublished after the inter and not in conflict with t (and the principle or the	national tiling date he application but ony underlying the
"L" docume which clatter "O" docume other r "P" docume	ent which may throw dowbts on priority cleam(s) or is allied to establish the publication date of enother not offers pecular reason (as specified) ant referring to an crall disclosure, use, exhibition or	cannot be continuous an invention an invention and the continuous accument is comented and the continuous and the art.	ficular relevance; the clinidered novel or cannot in nitive step when the doc sticular relevance, the cli- sidared to involva an invi- mbination being obviou- ber of the same patient i	be considered to unment is taken alone armed invention entive step when the te other such docu- sto a person shilled
	actual completion of the internetional search  5 November 1999	Date of mailing	03, 12, 199	
Name and r	Trailing address of the ISA European Patent Office, P.B. 5618 Patentissan 2 NL - 2290 HV Rillswijk Tel (431-70) 340-2040, Tx. 31 651 apo nt.	Authorized office		
	Fax: (+31-70) 340-3016	Verho	U1, F	

	INTERNATIONAL SEARCH REPORT	Inte 'oned Application No PCT/CA 99/00176
C.(Continu	INION) DOCUMENTS CONSIDERED TO BE RELEVANT	
Calegory *	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No
A	WOLTER S ET AL: "ON THE VLSI IMPLEMENTATION OF THE INTERNATIONAL DATA ENCRYPTION ALGORITHM IDEA" 1995 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS (ISCAS), SEATTLE (US) APRIL 30 - MAY 3, 1995, vol. 1, 30 April 1995 (1995-04-30), pages 397-400, XPO00583247 INSTITUTE OF ELECTRICAL AND ELECTRONICS ENGINEERS page 397, right-hand column, line 18 - last line page 400, right-hand column, last paragraph	1.23.45, 49
A	WO 91 18460 A (TRAUTNER ROLF) 28 November 1991 (1991-11-28) page 13, last paragraph -page 15, line 6	1,23,25, 44,45,49
A	SAUERBREY J: "A MODULAR EXPONENTIATION UNIT BASED ON SYSTOLIC ARRAYS" ADVANCES IN CRYPTOLOGY - AUSCRPYT, GOLD COAST, QUEENSLAND, DEC. 13 - 16, 1992, no. CONF. 3, 13 December 1992 (1992-12-13), pages 505-516, XP000470468 SEBERRY J; YULIANG ZHENG the whole document	21,27
X A	US 5 343 416 A (ROTSTAIN JEHOSHUA S ET AL) 30 August 1994 (1994–08–30) the whole document	41,42 10,11, 16,17, 28,29, 33,34
X	EP 0 654 733 A (HEWLETT PACKARD CO) 24 May 1995 (1995-05-24)	41,42
A	figure 8	10,11, 16,17, 28,29, 33,34
X	US 3 098 153 A (H. HEIJN) 16 July 1963 (1963-07-16)	43
Y A	column 6, line 50 - line 54; figures 3,6	22 18,35,39

Form PCT/ISA/210 (continuation of second sheet) (July 1992)

page 2 of 2

#### INTERNATIONAL SEARCH REPORT

PCT/CA 99/80176

Box I Observations where certain claims w	ere found unseerchable (Continuation of item 1 of first sheet)
This international Search Report has not been establis	thed in respect of certain claims under Article 17(2)(a) for the following reasons:
Cleims Nos.:     because they relate to subject matter not requ	trined to be searched by this Authority, namely:
Cleims Nos:     because they relate to parts of the friernational Se an extent that no meeningful international Se	tal Application that do not comply with the prescribed requirements to such croho an be carried out, specifically:
Claims Nos.: because they are dependent claims and era it.	not draffed in eccordance with the second and third sentences of Rule 6.4(a)
Box ii Observations where unity of invention	n is lacking (Continuation of Item 2 of first sheet)
This International Swarphing Authority found multiple is	nventions in this international application, == follows:
see additional sheet	
As all required additional search fees were till searchable blaims.	mely paid by the applicant, this International Search Report severs all
As all searchable claims could be searched up of any additional fee.	without effort juskfying an additional see, this Authority did not invite payment
As only some of the required additional searce covers only those claims for which fees were covers.	th fess were timely paid by the applicant, this International Search Report paid, specifically claims Nos.:
No required additional search fees were time restricted to the invention first manitoned in till	by paid by the applicant. Consequently, this Internetional Search Report Is the oferms; it is covered by claims Nos.:
Remerk on Protest	The additional search take were accompanied by the applicant's protest.  X No protest accompanied the payment of additional search face.

Form PCT/ISA/210 (continuation of first sheet (1)) (July 1998)

#### INTERNATIONAL SEARCH REPORT

International Application No. PCT/CA 99/00176

#### FURTHER INFORMATION CONTINUED FROM PCT/ISAJ 210

This International Searching Authority found multiple (groups of) inventions in this international application, as follows:

1. Claims: 1-40, 44-52

Electronic encryption device comprising an array of processing elements, each processing element comprising an instruction memory and a processor for processing instructions from said memory as well as method for operating said encryption device.

2. Claims: 41, 42

Multiplier circuit comprising a plurality of multiplier segments and input selectors which select a first or a second set of inputs.

3. Claim : 43

Adder comprising plural adder segments, carry selectors and operand selectors.

## INTERNATIONAL SEARCH REPORT

information on patent family members

Int: Ional Application No PCT/CA 99/00176

	nt document search repor	t	Publication date		raient family member(s)	Publication date
WO 8	907375	A	10-08-1989	US 4914697 A		03-04-1990
				ΑT	139392 T	15-06-1996
				CA	1336721 A	15-08-1995
				DE	68926670 D	18-07-1996
				DE	68926670 T	19-12-1996
				EP	0398931 A	28-11-1990
				HK	1004585 A	27-11-1998
				JP	3500117 T	10-01-1991
				KR	9614682 B	19~10-1996
US 4	922418	Α	01-05-1990	UŞ	4720780 A	19-01-1988
				DE	3685107 A	04-06-1992
				EP	0237571 A	23-09-1987
				JP	63501530 T	09-06-1988
				KR	9701899 B	18-02-1997
				wo	8701841 A	26 <b>-</b> 03-1987
WO 9	118460	A	28-11-1991	DE	4016203 A	21-11-1991
US 5	343416	Α	30-08-1994	NONE		
EP 0	654733	Α	24-05-1995	ΕP	0924601 A	23-06-1999
				JP	7200260 A	04-08-1995
				บร	5636351 A	03-06-1997
US 3	098153	Α	16-07-1963	CH	363823 A	
				DE	1094020 B	
				FR	1192991 A	29-10-1959
				GB	876988 A	
				NL	98963 C	
				NL	213776 A	

Form POTASA/210 (patient fermity annex ( (July 1992)

#### フロントページの続き

(72) 発明者 オコネル, コルマック・エム カナダ、ケイ・2・ケイ 1・ビィ・6 オンタリオ州、カナタ、ジャクソン・コート 27

Fターム(参考) 58061 FF01 GG03 GG13 GG14 RR02 RR07

5J104 JA13 NA02

## 【要約の続き】

